雙柵氧CMOS工藝研究

2005年第22卷第11期微電子學(xué)與計算機雙柵氧CMOS工藝研究李樺宋李梅杜寰韓鄭生(中國科學(xué)院微電子研究所,北京100029)要:雙柵氧工藝( dual gate oxide)在高壓CMOS流程中得到了廣泛的應用,此項工藝可以把薄柵氧器件和厚柵氧器件集成在同一個(gè)芯片上。文章介紹了常用的兩種雙柵氧工藝步驟并分析了它們的優(yōu)劣。在此基礎上,提出了一種實(shí)現雙柵氧工藝的方法關(guān)鍵詞:雙柵氧工藝,高壓CMOS流程中圖法分類(lèi)號:TN40文獻標識碼:A文章編號:1000-7180(2005)11-00502Study of Dual Gate Oxide Technology in CMOS ProcessLI Hua, SONG Li-mei, DU Huan, Han Zheng-sheng(Institute of Microelectronics, Chinese Academy of Sciences, Beijing 100029)Abstract: The dual gate oxide(DGO) technology has been widely used in high-voltage CMOS process, it can integrateboth thick gate oxide device and thin gate oxide device in a same chip. Two commonly used technologies are introducedand the advantages and disadvantages of them are discussed. Based on the results a new way to fabricate DGO is pro-posed in thisKey words: Dual gate oxide, High-voltage CMOS process1引言象。因此必須要單獨設計一塊刻蝕掩膜版,如圖2(d隨著(zhù)CMOS工藝在數字和數?；旌霞呻娐匪?。領(lǐng)域的日益成熟,CMOS高壓集成電路HVC(Highroltage integrated circuits)引起了人們的重視";它廣第一次氧化泛應用于顯示驅動(dòng),通訊電路以及汽車(chē)電子等領(lǐng)域。在高壓CMOS集成電路中,低壓CMOS控制邏輯電路執行大部分的信號處理,爾后通過(guò)高壓驅動(dòng)濕法刻蝕電路把輸出提升到了一個(gè)高電壓水平。在高壓驅動(dòng)電路中,P管的柵源要在高壓下工第二次氧化作,需采用厚柵氧。雙柵氧DGO( Dual Gate Oxide)工藝能夠把薄柵氧器件和厚柵氧器件集成在同個(gè)芯片上,因此在高壓CMOS流程中被廣泛應用厚柵氧器件區薄櫥氧器件區文中首先介紹了兩種常見(jiàn)雙柵氧工藝并分析了圖1工藝流程圖它們的優(yōu)劣,在此基礎上提出了一種新的工藝流程。圖中刻蝕掩模板和多晶掩模板之間的距離L必須要仔細設計。如果L過(guò)小,會(huì )引起柵氧的鉆蝕2兩種常用的雙柵氧工藝及其問(wèn)題如圖2(a)所示,這樣的話(huà)高壓器件的源漏耐壓會(huì )降21濕法刻蝕國低。如果L過(guò)大,會(huì )導致器件的源區不能自對準,如濕法刻蝕的工藝流程如圖1所示。首先,通過(guò)圖2(b)所示,這樣會(huì )導致器件無(wú)法導通。圖2(c)為我第一次柵氧生長(cháng)厚棚氧然后利用濕法去除其它部們V凵中國煤化工分的氧化層;最后進(jìn)行第二次柵氧化,獲得薄柵氧。CNMHG濕法刻蝕的過(guò)刻蝕由于濕法刻蝕為各向同性,存在橫向鉆蝕現量及具憤叫蝕,元刻稍度以反套刻精度都有很密收稿日期:2005-07-28切的關(guān)系。但是在實(shí)際工藝中存在各種偏差,如氧基金項目:國家重點(diǎn)基礎研究發(fā)展計劃項目(2003CB314705)化層厚度的不均勻性,光刻時(shí)的套刻偏差及過(guò)刻蝕6微電子學(xué)與計算機2005年第22卷第11期441)第次氧化3)T法刻性SO定時(shí)刻(4)源注入SiO, 20)nm成多晶硅柵Poly65淀積ros(6定時(shí)刻TOsHF源sO,低壓區(8干氧生長(cháng)薄柵氧圖2版圖及相關(guān)圖形圖4雙柵氧工藝流程等等。因此濕法刻蝕對T藝條件的要求較為苛刻。22自對準刻蝕(2)干法刻蝕采用定時(shí)刻蝕的方法并殘留10m考慮到濕法刻蝕會(huì )帶來(lái)的問(wèn)題,文獻3提出了的二氧化硅,留下10mm的二氧化硅可以作為源漏厚柵氧自對準刻蝕的方法。它沒(méi)有專(zhuān)門(mén)設計一塊掩注入的掩蔽層。模版,而是充分利用了多晶硅柵自對準的優(yōu)點(diǎn)。即(3)在源漏注入以后淀積TEOS并反刻,同樣是在厚柵氧以后先制備多晶硅柵,然后利用它的自對采取定時(shí)刻蝕不刻到底的方法。干法刻蝕完成以后準來(lái)刻蝕厚氧化層。此T藝流程可以完全避免由于再用HF把TEOS以及第四步余下的S02漂凈,這套刻誤差帶來(lái)的問(wèn)題。工藝流程如圖3所示樣會(huì )起到保護硅表面的作用(4)由于有側墻作為保護,第三步中HF的橫向鉆蝕不會(huì )影響到器件的柵氧,只會(huì )使側墻的厚度稍有減薄(5)側墻能夠有效地減小厚柵氧器件中多晶硅柵和薄柵氧區的臺階厚度,有利于后續流程中二次多晶的刻蝕。由上面的討論可知,該流程采用了干法刻蝕和濕法刻蝕相結合的方法,并且在第二次薄柵氧工序前加上側墻工藝對厚柵氧區域進(jìn)行有效保護。它結厚橙氧器件區根氧器件區合了濕法刻蝕和自對準刻蝕兩種方法的優(yōu)缺點(diǎn),能次氧化哥戒氧夠較好地實(shí)現兩種器件的集成。圖3干法自對準刻蝕示意圖4高壓CMOS工藝流程這種方法雖然能夠避免濕法刻蝕帶來(lái)的問(wèn)題根據上面的討論,本文設計了集成N- LDMOS實(shí)現多晶硅柵和柵氧的自對準。但是,在干法刻蝕 P LDMOS以及低壓CMOS器件的高壓 CMOS T藝柵氧的終點(diǎn)等離子體會(huì )刻蝕到硅表面,而在硅表面流程步驟如下形成的缺陷及界面態(tài)會(huì )對薄柵氧器件產(chǎn)生諸多不(1)襯底材料為P型<100>;(2) Deepwell注利的影響,比如閾值的漂移,由于界面態(tài)散射引起及推進(jìn);(3) Hanwell, Hvpwell,Nwel,Pwel注溝道載流子遷移率的下降等等。因此它不利于兩種入;(4)高溫推進(jìn);(5)N阱的形成;(6) LOCOS;(7)柵氧器件的集成調柵注入;(8)形成200m的厚柵氧,淀積多晶硅利用多晶硅版刻蝕多晶和柵氧;(⑨)P- LDMOS源漏厚柵氧工藝的設計注入;(10)淀積TEOs并反刻,形成第一次側墻;為了克服以上兩種方法的缺點(diǎn),本文提出了一(1中國煤化工薄柵氧15m;(12)種新的實(shí)現雙柵氧T藝的流程。如圖4所示。淀積CNMHGLDD注入;(14)淀該T藝流程有以下特點(diǎn):積TEOs并反刻,形成第二次側墻;(15)S/D注入;(1)利用多晶硅柵自對準刻蝕厚柵氧,能夠有效(16淀積LTO;(17RE孔;(18)濺射金屬并反刻地避免柵電極和柵氧的錯位。形成互連線(xiàn)(下轉第9頁(yè))2005年第22卷第11期微電子學(xué)與計算機不同的摻雜機制使溝道中的電子散射機制存在差參考文獻異,從而對熱的反應不同。此外,源極寄生的串聯(lián)電] I Daumier, C Kirchner, M Kamp,etal. Evaluation of the阻隨溫度降低而減小,也可能是導致vr減小的因Temperature Stability of AlGaN/GaN Heterostructure FET素之s. IEEE Electron Device Lett. 1999, 20(9): 4482]Z Dziuba, J Antoszewski, J M Dell, et al. Magnetic Field結束語(yǔ)Dependent Hall data Analysis of Electron Transport inModulation-doped AlGaN/GaN Heterostructures. J. Appl制備了柵長(cháng)1μm、柵寬100μm的 AlGaN/GaNPhy.1997,82(6:2996HEMT,在20℃-70℃范圍內對器件的直流特性進(jìn) 13] M Asif Khan, Q Chen,CJsn, Two-dimensional Electron行了研究。 AIGaN/GaN HEMT的飽和漏極電流lmagas in GaN -AIGaN Heterostructures Deposited Using隨溫度降低而升高,增大的百分比為50.47%,主要Trimethylamine -alane as the Aluminum Source in Low原因是電子遷移率隨溫度的變化。溫度較高時(shí),聲ic Chemical Vapor Deposition. Appl.學(xué)波散射是影響電子遷移率的主要因素;隨著(zhù)溫度Phys.Let1995,67(10:1429的降低,光學(xué)波散射逐漸成為主要影響因素。閱值4 SN Mohammad.Fan, A E Botchkarev, et al. Near-ideal電壓V隨溫度降低略有減小,在一定溫度范圍內Platinum-GaN Schottky Diodes. Electronics Letters. 1996.基本保持不變。影響Vr變化的因素包括:32(6:589(1)肖特基柵勢壘高度φ隨溫度下降而降低;[5] T Egawa, G Y Zhao, H Ishikawa, et al. Characterizationsof Recessed Gate AlGaN/GaN HEMTs on Sapphire. IEEE(2) AIGaN/GaN導帶差△Ec隨溫度下降而增Transactions on Electron Devices. 2001, 48(3): 603-608大(3)源極寄生串連電阻隨溫度降低而減小。張浩男,碩士研究生。研究方向為GaN材料及器件的研此外,不同的摻雜機制也可能影響到vr與溫究。度的關(guān)系。(上接第6頁(yè))參考文獻其中(2)、(3)、(4)、(8)為在標準CMOS工藝基礎上 Hussein Ballan, Michel Declercq High Voltage Devices新增的高壓工藝,圖5為集成厚柵氧P- LDMOS,薄and Circuits in Standard CMOS Technologies. Kluwer柵氧N- LDMOS和低壓CMOS器件的截面圖。Academy Published[2 M Y Park, J Kim. A 100V, 10mA High-Voltage DriverICs for Field Emission Display Applications ASICs, 1999N][h中AP-ASIC 99. The First IEEE Asia Pacific Conference onAug1999:23~25.[3] Da-Yuan Lee, Hormg-Chih Lin Impacts of HF Etching onUltra-thin Core Gate Oxide Integrity in Dual Gate OxideCMOs Technology; Plasma - and Process-Induced圖5高壓CMOs工藝器件截面圖Damage, 2003 8th Intemational Symposium, April. 20035結束語(yǔ)雙柵氧工藝是高壓CMOS的關(guān)鍵工藝之一,本李樺男,(1981-),碩土研究生。研究方向為半導體器件文在分析濕法刻蝕和厚柵氧自對準刻蝕兩種工藝超大規模集成電路工藝。流程的基礎上提出了一種新的雙柵氧工藝技術(shù)。該宋李梅女,(1977,博士研究生。研究方向為半導體器件技術(shù)在保證厚柵氧和柵電極自對準的同時(shí)也避免超大規模集成電路工藝了干法刻蝕對于薄柵氧器件的影響。最后,設計了中國煤化工究方向為硅器件及集成集成高、低壓CMOS器件的高壓CMOS工藝流程。技術(shù)韓鄭CNMHG導師。研究方向為硅器件及集成技術(shù)研究