VDMOSFET的終端優(yōu)化設計

遼寧大學(xué)學(xué)報JOURNAL OF LIAONING UNIVERSITY自然科學(xué)版Natural Sciences Edition第33卷第3期2006年Vol.33 No.3 2006VDMOSFET的終端優(yōu)化設計孫嘉興楊穎林爽(遼寧大學(xué)物理系遼寧沈陽(yáng)110036)商要主要介紹了VDMOSFET的終端優(yōu)化設計,討論了已有終端結構中的場(chǎng)環(huán)、場(chǎng)板技術(shù),工作原理.以-種新型的高頻VDMOSFET與模擬柵相結合的結構為例詳細討論了場(chǎng)板在減少反饋電容、提高器件的擊.穿電壓、降低導通電組、改善跨導、提高輸出電阻、改進(jìn)安全工作區方面的理論機制及作用.關(guān)鍵詞:VDMOSFET結終端擊穿電壓中圖分類(lèi)號:TN861 .3文獻標識碼:A .文章編號:1000-5846( 2006 )03-0228-04能力.對于VDMOSFET這種結構,反偏電壓的擊1簡(jiǎn)介穿主要是以突變結PN結的雪崩擊穿方式?jīng)Q定VDMOSFET一直以來(lái)都因其較高的可靠性和的,而且由于沒(méi)有少子貯存效應,不存在二次擊成熟的制造技術(shù)而應用于寬頻和射頻方面.由于穿,因此簡(jiǎn)化了擊穿特性的研究.他們的高電壓容量,VDMOS 器件仍然在大功率射要提高VDMOSFET的輸出功率需要提高漏頻應用中處于主導地位.但場(chǎng)控器件的終端結構源擊穿電壓,所以提高擊穿電壓的問(wèn)題在功率設計一直是提高器件擊穿電壓增加VDMOS功率MOS管的制造中占有重要地位4-6].提高M(jìn)OS管控制量的關(guān)鍵技術(shù).已開(kāi)發(fā)的高壓終端結構有1]的擊穿電壓主要在于提高漏襯PN結雪崩擊穿電表面成形技術(shù)21、電場(chǎng)限制環(huán)技術(shù)3]、場(chǎng)板技術(shù)[4]壓和漏源勢壘穿通電壓提高漏源勢壘穿通電壓結表面擴展技術(shù)[51、耗盡區腐蝕法等其中場(chǎng)板技主要是通過(guò)加入一個(gè)P+區來(lái)解決.要提高PN結術(shù)可用常規平面工藝實(shí)現,且工藝簡(jiǎn)單,占用面積雪崩擊穿電壓主要在于增加漏漂移區長(cháng)度減少小提高耐壓效果明顯是一種改善表面擊穿特性漏區濃度這可以通過(guò)外延層最佳化解決.但在一常用的有效方法.本文將介紹場(chǎng)板、場(chǎng)環(huán)的結構，般的MOS管結構中，實(shí)測的擊穿電壓總是低于平并以-種新的模擬柵VDMOSFET結構為例,說(shuō)明坦PN結的擊穿電壓，這是因為實(shí)際形成的PN結場(chǎng)板的功能.此種結構的模擬柵是在有源柵之間的結面是彎曲的.結面彎曲對PN結的擊穿特性的其功能是作為場(chǎng)板去減少漏極與柵極間的反有很大影響.因為在-定的電壓下,隨距離變化的饋電容.這種結構還有-個(gè)低的導通電阻,-一個(gè)改電場(chǎng)強度在結面彎曲處更加集中,這樣此處就可善的跨導,一個(gè)高的輸出電阻和改善的安全工作在較低的反向電壓下達到足以擊穿的臨界電場(chǎng),區.使PN結比理想的平面結提前發(fā)生擊穿,即擊穿2雪崩擊穿及漏源穿通電壓中國煤化工導體表面也存在彎曲CNMHG大于體內最大電場(chǎng)，因漏源擊穿電壓BV。規定為V。=0時(shí)漏源間此邊介元肥時(shí)衣面仔仕有強電場(chǎng)器件的耐壓常所加的最大反偏電壓,它表征了器件的耐壓極限常由表面擊穿來(lái)決定,還有由于二氧化硅中存在作者簡(jiǎn)介:孫嘉興( 1966-)男,吉林通化人遼寧大學(xué)高級實(shí)驗師,從事電子技術(shù)研究.收稿日期2005-11-25第3期孫嘉興,等 :VDMOSFET的終端優(yōu)化設計229表面玷污的固定正電荷改變了半導體中的電場(chǎng)分和場(chǎng)板長(cháng)度L的優(yōu)化組合才能使場(chǎng)板發(fā)揮作用布,導致器件性能不穩定,可靠性下降.為此對于否則對于一定的介質(zhì)層厚度ts 如果場(chǎng)板長(cháng)度Lp有一定耐壓要求的器件不但材料參數、結構參數過(guò)短則半導體表面耗盡區得不到有效展寬,擊穿等要選擇在給定的電壓下不提前發(fā)生體擊穿,而發(fā)生在靠近主結處.而場(chǎng)板長(cháng)度L,過(guò)長(cháng)場(chǎng)板上且還要采取-些特殊結構使表面最大電場(chǎng)減小,的感應電荷又會(huì )使場(chǎng)板邊緣處的峰值電場(chǎng)加強,表面擊穿電壓符合要求. VDMOSFET各個(gè)元胞在使擊穿發(fā)生在場(chǎng)板邊緣處.此外,設計過(guò)程中還需表面處于基本相同的電位元胞之間不存在擊穿考慮實(shí)際工藝情況及芯片面積的利用狀況.現象但在邊界元胞與襯底外延層之間存在著(zhù)高.下面以一種新的模擬柵VDMOSFET(DG-壓.結終端處理的目的就是降低平面結終止區局.VDMOSFET)為例,見(jiàn)圖2.具體解釋場(chǎng)板的作用.部強電場(chǎng)以提高表面擊穿電壓耐量.-般我們采這種結構與傳統結構的不同點(diǎn)在于:除了把柵極取場(chǎng)板、浮場(chǎng)限制環(huán)和深結擴散等辦法來(lái)實(shí)現.分裂成兩部分覆蓋溝道區域之外,--個(gè)虛擬的柵極被放在有源柵之間.3簡(jiǎn)單場(chǎng)板結構SourceCateSoure單場(chǎng)板結構由結接觸的金屬延伸超過(guò)P*N結構成適用于平面工藝形成的擴散結場(chǎng)板下的介質(zhì)層起著(zhù)分壓的作用,控制著(zhù)引入半導體表面電場(chǎng)的強弱,因此場(chǎng)板結構能夠有效改善靠近表面的耗盡區的造型,有效地控制表面電荷從而提高擊穿電壓.以N溝VDMOS 為例，當管子正常工N作時(shí),柵極上施加正電壓,于 是場(chǎng)板電壓大于零,因此表面耗盡層的擴展和電力線(xiàn)的分布趨向于緩和，如圖1所示.。DrainG圖2a)傳統分 裂柵極VDMOSFET結構GalcDummv Cale GateSourcx1PN-N+圖1簡(jiǎn)單場(chǎng)板結構及電力線(xiàn)分布圖2b)模擬柵極VDMOSFET結構當PN結外加反向偏置電壓BV時(shí),根據高中國煤化工斯定律場(chǎng)板上的感應負電荷與半導體耗盡區內YHCNMHG柵氧化層的單位面積相反極性的電荷相互作用,使半導體表面耗盡區電容Co 和Si體電容Cg.模擬柵結構的模擬柵是展寬,展寬狀況決定了器件的耐壓程度.但P'N接地的，這就使載流子在正向漏偏壓下從表面流結耗盡區的展寬程度取決于場(chǎng)板下介質(zhì)層厚度走.因此耗盡區不僅僅在P體區側,也存在于B,ts和相關(guān)的場(chǎng)板長(cháng)度L的大小.介質(zhì)層厚度t和B,間的表面,更深的耗盡區導致了更低的Cs.230遼寧大學(xué)學(xué)報自然科學(xué)版2006年因此在DG- -VDMOSFET結構中,C。和Cs都被降不會(huì )擴展到場(chǎng)環(huán)場(chǎng)環(huán)上保持著(zhù)輕摻雜P區的電低了.位.隨著(zhù)主結反向偏壓的增大它的耗盡層增加直3.2導通電阻和跨導到它到達場(chǎng)環(huán),此時(shí)場(chǎng)環(huán)上的電壓與場(chǎng)環(huán)和主結因為模擬柵電路結構比傳統結構的反饋電阻間的最小間距有關(guān).實(shí)際上,一旦這種穿通發(fā)生,低使得在模擬柵結構中可以得到更長(cháng)的柵極長(cháng)場(chǎng)環(huán).上的電位就與主結上所施加的電位有關(guān)了.度.一個(gè)到達襯底的長(cháng)柵極重疊長(cháng)度將幫助形成.一個(gè)更低的導通電阻,即使在高電流的情況下也能確保一個(gè)高的跨導.在模擬柵結構的情況下反A. Si02饋電容比傳統中的要低,并且反饋電容對柵極長(cháng)度的依賴(lài)性也不像分裂柵極器件的高.因此與傳P，P統結構相比在模擬柵結構中導通電阻和反饋電容被極大地改善了.耗盡層1-.3.3輸出電阻.在功率放大應用中,RF VDMOSFET的輸出電阻希望是越大越好.為了得到一個(gè)高的輸出電阻,關(guān)鍵是抑制溝道調制效應的作用.在DG一VD-MOSFET中的模擬柵極是在漏極的附近,由于模圖3場(chǎng)環(huán)結構剖面 示意圖擬柵下面的區域屏蔽效應漏極偏壓使電場(chǎng)區進(jìn)入溝道的更少一些耗盡層擴展進(jìn)入溝道的也更X.B. Chen曾給出提高擊穿電壓的理論,隨著(zhù).少.因此,溝道的長(cháng)度調制效應極大地降低了，從主結反向偏壓的增加,它的耗盡層擴展直到它穿而有一個(gè)更高的輸出電阻.通到場(chǎng)環(huán)在主結的耗盡層到達場(chǎng)環(huán)后場(chǎng)環(huán)中的3.4擊穿電壓電子將在電場(chǎng)的作用下進(jìn)入主結,因此場(chǎng)環(huán)不再對于DG- -VDMOSFET ,，雪 崩擊穿效應和穿通是電中性的而是呈現正電位的這些正電荷存在問(wèn)題都被大大降低了.因為模擬柵極的場(chǎng)屏蔽效于場(chǎng)環(huán)內部的薄耗盡層里并產(chǎn)生電場(chǎng).在主結的應等電位分布線(xiàn)是相當平直的電場(chǎng)區域降低了，附近這個(gè)電場(chǎng)的方向與原來(lái)固有的電場(chǎng)方向相這提高了雪崩擊穿電壓.使用模擬柵的另一個(gè)優(yōu)反.因此,降低了主結邊緣電場(chǎng)的峰值.但是在場(chǎng)點(diǎn)是它阻止了電場(chǎng)區域擴展入溝道區減少了耗環(huán)的外面產(chǎn)生的正電荷將生成一個(gè)新的峰值電盡層擴展進(jìn)入p-區這防止了穿通問(wèn)題.場(chǎng).所以,在場(chǎng)環(huán)結構中為了得到最大的擊穿電壓必須找到最佳的主結一-環(huán)間距.4浮場(chǎng)限制環(huán)我們知道有著(zhù)平面邊緣終端的淺結功率器件5結論可能會(huì )比其內在的淺摻雜的本征區有著(zhù)更低的擊介紹了VDMOSFET的終端設計及其重要性.穿電壓.這個(gè)低的擊穿電壓是與在平直的邊緣形主要解釋了場(chǎng)板、場(chǎng)環(huán)的工作原理和理論機制并成的柱形結處電場(chǎng)集中相聯(lián)系的.- -種減小邊緣通過(guò)一種新型帶有場(chǎng)板結構的VDMOSFET與傳處電場(chǎng)的方法就是通過(guò)放置浮場(chǎng)限制環(huán).當場(chǎng)環(huán)統的VDMOSFET在各個(gè)主要電參數的比較具體被放置在離開(kāi)主結的厚耗盡區內時(shí),它的電位不中國煤化工中的作用.結果表明是由主結上施加的偏壓決定的，當場(chǎng)環(huán)被放置在:MHCNMHG饋電容比傳統的VD-離開(kāi)主結的厚的耗盡區內時(shí),它的電位是介于所MOSFET降低了大約51%導通電阻降低了21% ,加偏壓與零之間的某值.它的作用就是沿著(zhù)表面輸出電阻增加了一倍,另外,線(xiàn)形區被改進(jìn)了擴展耗盡層的邊界降低柱形結處的電場(chǎng).當主結50% ,擊穿電壓和安全工作區也被改進(jìn)了.上施加一個(gè)低的反向偏壓時(shí)它的耗盡層很小并且第3期孫嘉興,等 :VDMOSFET的終端優(yōu)化設計231華中理工大學(xué)學(xué)報,1990 229.參考文獻:[4]張穎、趙野.終端帶單一場(chǎng)環(huán)的P+N結擊穿電[1] H Esaki, 0 Ishikawa A. 900MHz ,100Watt ,VD - MOS-壓分析[ J].遼寧大學(xué)學(xué)報(自然科學(xué)版),2001 ,28 .FET with Silicide gate self - aligned channel in IEDM Tech(2) :148.[5] 高嵩,石廣元.雙極晶體管導通狀態(tài)對功率縱向Dig[ J]. San Francisco ,CA ,1984 :447- 449.雙擴散MOSFET靜態(tài)電流-電壓特性地影響[ J].遼[2] Shuming Xu. Theoretical Analysis and Experimental char-acterization of the Dummy - Cated VDMOSFET[ J ]. EE寧大學(xué)學(xué)報(自然科學(xué)版) 20012(8) ;4336.TRANSACTIONS on Electron Devices 2001 48 .[6]吳正元張碩.高壓VDMOS場(chǎng)板終端技術(shù)的研究[3] 廖太儀. VDMOS功率場(chǎng)效應器件的設計與研制[ J].[J].華中理工大學(xué)學(xué)報,1999 27 4.The Design of VDMOSFET Junction Temination OptimizationSUN Jia-xing , YANG Ying , LIN Shuang( Department of Plysis , Liconing University , Shenyang 110036 China )Abstract : In this paper ,the junction termination technology optimization of the vertical double - diffusion metal- oxide - semiconductor field efct transisto( VDMOSFET ) is described . The operation principle of the field plate，the field limiting ring in the existed termination technology is analysed. And taking a novel high - frequence VD-MOSFET structure with a dummy - gate for example sthis paper discussing the theory and function of the field platein lowering the feedback capacitance ,raising the device breakdown voltage , lowering the on - state resistance , im-proving the transconductance , increasing the output resistance and improving the safe operating are( SOA ).Key words : VDMOSFET ; junction temination ; breakdown voltage .(責任編輯 鄭綏乾)中國煤化工MHCNMHG