Xilinx Foundation的仿真分析

《現代電子技術(shù)》2002年第2期總第133期仿真萬(wàn)測試收稿日期: 2001-10-07Xilinx Foundation的仿真分析An Analysis of Xilinx Foundation Simulation侯晶晶李偉張輝Hou JingjingLi WeiZhang Hui(西安電子科技大學(xué)通信工程學(xué)院西安710071)(&hol of Teleccommunicati; Engineering. Xidinn University, Xi'an, 710071)摘要以一個(gè)雙向串并/并 串收發(fā)器的實(shí)現為例，運用Xilix Foundation對此進(jìn)行了簡(jiǎn)易仿真和腳本仿真，并對該兩種方法的仿真過(guò)程和結果做了介紹和比較。結論表明，腳本仿真無(wú)疑是硬件設計過(guò)程中一種靈活高效的仿真方法。關(guān)鍵詞Xilix Foundation FPGA 腳本仿真雙向串并/并串收發(fā)器1引盲現代硬件電路的設計廣泛采用FPGA/CPLDCAD技術(shù)。目前，生產(chǎn)PLD的廠(chǎng)商很多，其PLD產(chǎn)品也很多，因此利用這些產(chǎn)品進(jìn)行硬件電路設計時(shí)的系統工具也各不相同,其中比較典型的就是Xilinx公司的Foundation.一個(gè)現代的硬件電路設計大致分為4個(gè)階段:①對系統的功能進(jìn)行分析，利用原理圖或者硬件描述語(yǔ)言表達設計者的意圖;②利用仿真工具對設計者的想法進(jìn)行測試仿真;③生成具體芯片的熔絲圖文件;④將此文件下載到PLD設備中，從而實(shí)現一個(gè)物理的電路系統。因為后兩個(gè)階段- -般可由綜合工具自動(dòng)完成，設計者干預甚少,所以整個(gè)設計的重心還是在前兩個(gè)階段。然而，在稍微復雜一點(diǎn)的電路設計中，設計者不可能一開(kāi)始就能確保系統在功能上和時(shí)序上的正確性，必須借助于仿真工具加以仿真，以便發(fā)現設計中的缺陷和錯誤。因此，如何對所設計的系統方便有效地進(jìn)行仿真，對于整個(gè)系統的實(shí)現就顯得尤為重要。Xilinx Foundation提供了很多種仿真方法，其中包括鍵盤(pán)激勵、格式激勵、內部計數器激勵以及腳本文件激勵。腳本文件的指令主要有3類(lèi):激勵輸人、信號顯示和預先仿真。在Foundation軟件中，腳本文件支持Viewlogic方式的指令，以及其他Foundation專(zhuān)用指令。由于腳本文件采用指令的方式對系統進(jìn)行仿真(猶如DOS下的批處理),使得該仿真方式極為靈活;而且腳本文件所支持的指令集異常豐富,設計者可以很方便地對整個(gè)仿真過(guò)程加以監測和控制。因此，在以上幾種方法中，腳本仿真方法不失為一- 種最為靈活有效的方法。下面將以一個(gè)典型的雙向串并/并串收發(fā)器的實(shí)現過(guò)程來(lái)對腳本仿真的方法加以闡述。2雙向串并/并串收發(fā)器的組成雙向串并/并串收發(fā)器- -般有以下3個(gè)模塊組成:串并變換、并串變換以及一個(gè)復合選通器。對應實(shí)現模塊如圖1所示。各信號說(shuō)明如下: SDOUT,串行輸出; CLK，比特時(shí)鐘; RST,復位信號; SDIN,串行輸人; EN,輸人/輸出方向控制; PDATA,雙向并行數據。當EN為高時(shí)，串并變換開(kāi)啟，同時(shí)并串變換被禁止，此時(shí)輸人的串行數據SDIN經(jīng)復合選通器以8 B并行數據PDATA輸出;當EN為低時(shí),并串變換開(kāi)啟，串并變換禁止,輸人并行數據經(jīng)并串變換后由SDOUT輸出。Xilinx Foundation為大部分的芯片系列提供了現成的串并變換和復合選通器模塊。為方便，本例中并串變換和串并變換均通過(guò)Xilinx的VHDL.文本編輯器自行編輯，因二者的實(shí)現都比較簡(jiǎn)單，在此不再贅述，有興趣的讀者可參閱附錄中的有關(guān)資料。中國煤化工YHCNMHGXilinx Foundation的仿真分析SDCU"PDeTAZ_O1CIK廣ARST才合選消器. 電建uu電并變換的FCATA7:01P CMOPCAT-[.0SOTP22:S2P>“圖教良申竹/井申收發(fā)器FKRST,EDTNFDATi7. (bin)q 2盟CPDATA7.《Lir1 J098FRILD圖2雙向串并/并串收發(fā)器串并方向仿真波形3雙向串并/并串收發(fā)器的仿真如前文所述，Xilinx Foundation為系統仿真提供了鍵盤(pán)激勵、格式激勵、內部計數器徼勵以及腳本文件激勵等幾種方法。為比較，本文在重點(diǎn)闡述腳本仿真的同時(shí)，也采用了前面的幾種仿真方法對該系統進(jìn)行仿真。因.Xilinx Foundation為前面的幾種仿真提供了比較直觀(guān)的可視化界面，操作也比較簡(jiǎn)單，故在此將其統稱(chēng)為簡(jiǎn)易.仿真。3.1簡(jiǎn)易仿真在以下的簡(jiǎn)易仿真中，比特時(shí)鐘采用內部計數器激勵，其他輸人信號采用格式激勵。為驗證整個(gè)系統的功能，我們或許先看一下它的串并通路。首先，通過(guò)內部二進(jìn)制計數器給比特時(shí)鐘加激勵信號B0;然后，通過(guò)格式編輯器分別為EN, RST, SDIN 加上激勵信號FO, F1和F2。以下是其串并方向的仿真波形:由圖2可知，在EN為高時(shí)，串并通路開(kāi)啟，經(jīng)SDIN獲得8個(gè)串行輸入比特后，在比特時(shí)鐘的下一周期將數據在OPDATA以并行向量輸出。接下來(lái)，我們再對并串通路加以驗證，以下是其仿真波形。iPST.EMB1PD.:A?. (b15;50征339bspou:........... u心. ........IPPID圖3雙向串井/并串收發(fā)器并串方向仿真波形由圖3可知，在EN為低時(shí)，并串通路開(kāi)啟，并在比特時(shí)鐘CLK的上升沿將接收到的并行數據IPDATA在SDOUT端串行輸出。通過(guò)對2個(gè)圖數據的觀(guān)察和研究，無(wú)論在串并通路還是在并串通路，系統的設計都是正確的。但是以上的仿真都只是對整個(gè)系統的部分進(jìn)行了驗證，為確保整個(gè)系統的實(shí)現符合我們的意圖，需要將串并通路與并串通路-起加以仿真。同以上的仿真步驟，我們首先給各輸人信號加上激勵.然后便得到以下的仿真波形。中國煤化工YHCNMHG42《現代電子技術(shù)》2002年第2期總第133期仿真馬測試BLP24717. (hin1 FRLD.圖4申并/并串方向聯(lián)合仿真波形.圖4顯示，并串通路同圖3一樣，系統工作正確;而串并通路的輸出并不是所期望的串行輸入?；剡^(guò)頭來(lái)看一下 系統的整體設計圖1,并綜合圖2和圖3的仿真，我們注意到復合選通器有一個(gè)雙向的數據輸人/輸出接口PDATA.在圖2的串并通路仿真中，PDATA作為輸出，沒(méi)有分配激勵;在圖3并串通路仿真中，它作為輸人并分配激勵F4.而在圖4中，因要同時(shí)仿真兩路通路，不得不給PDATA端分配激勵，于是導致PDATA在串并通路作為輸出時(shí)其輸出信號被所加激勵淹沒(méi)，從而無(wú)法獲得正確的仿真結果.3.2 腳本仿真一個(gè)典型的腳本 仿真文件至少由3部分組成:初始化設置，對仿真的模式和步長(cháng)加以設置;信號向量的定義，對所要仿真或觀(guān)察的信號進(jìn)行定義;激勵的分配，為所定義的信號加上合適的激勵。本例中，雙向串并/并串收發(fā)器的仿真腳本由Xilinx Foundation的腳本編輯器(ScriptEditor) 進(jìn)行編輯，因其為純文本格式，也可用任何其他文本編輯器進(jìn)行編輯。仿真文本及簡(jiǎn)要說(shuō)明如下:腳本仿真源程序清除波形觀(guān)察窗口的波形;set - mode timing設置仿真模式為時(shí)序仿真;restartstepsize 12800 ns設置仿真步長(cháng);vector RST RST定義各信號向量:radix binary RSTvector OPDATA[7:0] OPDATA[7:0]radix binary OPDATA[7:0]ald_ clock CLK 150h50激勵分配及仿真;wfm SDIN @Ons = 0 (300ns== 1400ns=0 100ns= 1100ns= 0100ns = 1200ns =0200ns= 1) * 500assign EN 1ald_ wfm RST h50I50h12700sim 3200nsassignEN 0wfm PDATA[7 ;0] @3200ns = fa\H(800ns= mult by 3)*4assign ENwfm PDATA[7 ;0] @9600ns= fe\H(800ns=div by 1)* 80在腳本仿真中，為避免簡(jiǎn)易仿真中的信號沖突的發(fā)生，采用命令行對整個(gè)仿真時(shí)間軸的各信號的激勵分配和仿真步長(cháng)都做了嚴格的限制:僅僅在EN為低時(shí)才給雙向數據端PDATA分配激勵，從而避開(kāi)了EN為高的情況下，PDATA作為輸出卻附加有激勵的問(wèn)題。由此得到的仿真波形如下。由圖5的仿真結果，可以明確地看到，此雙向串并/并串收發(fā)器在其整體方案的設計和實(shí)現上的正確性，從而使得在簡(jiǎn)易仿真中的疑惑煙消云散。讀者需要注意的是，由于該設計中串并變換和并串變換共用.一個(gè)使能信號EN進(jìn)行雙路通道的切換，因此在兩通路交替工作的變更時(shí)刻，數據有可能丟失，對此可以在兩路通道的切換邊緣設置一個(gè)緩沖期。因具體的實(shí)現與兩路通道數據的優(yōu)先級有關(guān)，故在此不再詳述。中國煤化工YHCNMHGXilinx Foundation的仿真分析HsST.D二H10的3 M.....M.M.....M.M....F...esDur.FEDTN.LHCPOAT&:76]圖5腳本仿真波形作為一種方便高效的仿真方法，腳本仿真其實(shí)包含了簡(jiǎn)易仿真的各種方法。通過(guò)命令行的設置，它支持各種格式激勵和內部二進(jìn)制計數器激勵，將以上文本的激勵分配替換成如下命令,我們將獲得與圖4同樣的仿真波形。set. . stim F2 SDINset- stim F4 PDATA[7:0]set_ stim F0 ENset. _stim F1 RSTset_ stim BO CLK當然,采用腳本仿真源程序的方式，通過(guò)對各激勵在時(shí)間軸上的合理分配,我們也可由此得到如圖5一樣的正確波形。4結語(yǔ)通過(guò)對雙向串并/并串收發(fā)器進(jìn)行簡(jiǎn)易仿真和腳本仿真的比較,腳本仿真在其靈活性上有較大優(yōu)勢，唯一的缺點(diǎn)是，其命令比較繁多。但是，正是因為它支持的命令比較多而全面，比如它還包含文件激勵，中斷式仿真以及出錯報告等命令，才使得設計者能夠更好地控制仿真過(guò)程，觀(guān)察仿真結果，從而使最后的實(shí)現真正符合設計者的意圖。所以在小型系統設計中，我們或許只需要簡(jiǎn)易仿真，但若在進(jìn)行大型系統設計時(shí)，采用靈活方便的腳本仿真在整個(gè)系統實(shí)現中無(wú)疑是提高工作效率、縮短開(kāi)發(fā)周期的一個(gè)重要環(huán)節。參考文獻1 FPGA Express VHDL Reference Manual ,December 1997, http://www. synopsys. com2 Attributes ,Constraints and Carrylogic ,October 1997, http ://www. xilinx. com3 Synopsys ,synthesis and simulation design guide , 1997, http ://www. xilinx. com4侯伯享. VHDL.硬件描述語(yǔ)言與數字邏輯電路設計.西安:西安電子科技大學(xué)出版社，19975 SIM Macro Assitant ，Help of Script Editor6邊計年。用VHDI進(jìn)行硬件電路設計.北京:清華大學(xué)出版社，1999Abstract Presents an example of a two- way serial- in- parallel- out and parallel- in - serial - out transceiver completion,using Xilinx Foundation for a simple simulation and script simulation, the process and results are also compared. It shows thatscript simulation is a very efficacious method in hardware design.Keywords Xilinx Foundation, FPGA, script simulation. two - way serial- in- parallel - out and parallel - in - serial - outtransceiver作者簡(jiǎn)介侯晶晶女， 1998年獲山東大學(xué)電子工程專(zhuān)業(yè)學(xué)士學(xué)位，現為西安電子科技大學(xué)通信工程專(zhuān)業(yè)碩士研究生。目前研究方向為第三代移動(dòng)通信系統。李偉男，1999年獲西安電子科技大學(xué)通信工程專(zhuān)業(yè)學(xué)士學(xué)位，現為西安電子科技大學(xué)通信與信息系統專(zhuān)業(yè)碩士研究生。主要研究方向為數字通信，現從事CableModem研究與開(kāi)發(fā)。張輝男，1982年畢業(yè)于西安電子科技大學(xué)，現為西中國煤化工號處理和數字通信方面的教學(xué)與科研工作。IYHCNMHG44