CPLD技術(shù)的使用

中國科技縱橫2010 NO.23China Science And TechnologyIT技術(shù)CPLD技術(shù)的使用張麗麗鄭州煤炭高級技工學(xué)校河南新鄭451150[摘 要]文章主要介紹了CPLD器件的使用及其設計過(guò)程。采用Verilog HDL語(yǔ)言蝙寫(xiě)控制程序,闡明了利用Verilog HDL硬件描述語(yǔ)言進(jìn)行CPLD開(kāi)發(fā)的一般思路和方法。并通過(guò)利用MAX+PLUSII開(kāi)發(fā)軟件，詳細介紹了MAX+PLUSII開(kāi)發(fā)軟件在現代數字電路中設計的應用。間[關(guān)鍵詞] CPLD數字 系統設計Verilog HDL當今社會(huì )是數字化的社會(huì ).是數字集成電路廣泛應用的社會(huì ),可靠性還表現在幾乎可將整個(gè)系統下載于同-芯片中. 從而大大縮數字集成電路本身在不斷的進(jìn)行更新?lián)Q代。它由早期的電子管.晶小了體積，易于屏蔽。體管.中小規模集成電路.發(fā)展到超大規模集成電路(VLSIC. 幾(3)編程簡(jiǎn)便. CPLD產(chǎn)品中多為系統可編程器件.編程方法萬(wàn)門(mén)以上)以及許多具有特定功能的專(zhuān)用集成電路。但是，隨著(zhù)微極為便捷.因為它無(wú)需價(jià)格昂貴的專(zhuān)用編程器.只需-個(gè)十分簡(jiǎn)單電子技術(shù)的發(fā)展.設計與制造集成電路的任務(wù)已不完全由半導體廠(chǎng)的下載編程電路和- -條PC機的打印機，通訊線(xiàn)就可以了，無(wú)需專(zhuān)商來(lái)獨立承擔。系統設計師們更愿意自2設計專(zhuān)用集成電路(ASIC)用編程高電壓并可進(jìn)行所謂的菊花鏈式多片串行編程.其編程次芯片，而且希望ASIC的設計周期盡可能短，最好在實(shí)驗室里就能數多達一-萬(wàn)次，如Lettice公司的isPLS和AMD公司的MACH系列。設計出合適的ASIC芯片，并且立即投入實(shí)際應用之中，因而出現(4)易學(xué)易用。用微處理器設計數字電路系統，對于行家來(lái)了現場(chǎng)可編程邏輯控制(FPLD), 其中應用最廣泛的當屬現場(chǎng)可編說(shuō)是十分簡(jiǎn)單的事情.然而對于初學(xué)者.卻并不是一-件容易的事.程門(mén)陣列(FPGA)和復雜可編程邏輯器件(CPLD). CPLD是復雜可因為他不僅要求熟悉軟件,而且還要有豐富的硬件開(kāi)發(fā)經(jīng)驗:不僅編程邏輯器件(complex progammable logic devices)的簡(jiǎn)稱(chēng)。CPLD要熟悉各種單片機的開(kāi)發(fā)系統的使用方法.而且還要熟悉各種在線(xiàn)是電子技術(shù)領(lǐng)域中最具活力和發(fā)展前途的一項技術(shù)。CPLD能做什測試儀表的使用方法，另外還需要掌握大的與設計毫無(wú)關(guān)系的技么呢?可以說(shuō). CPLD能完成任何數字器件的功能.上至高性能CPU.能技巧。下至簡(jiǎn)單的74電路.都可以用CPLD來(lái)實(shí)現。工程師可以通過(guò)傳統(5)開(kāi)發(fā)周期短。許多可編程邏輯器件供應商都免費推出了的原理圖輸入法，或是硬件描述語(yǔ)言自由的設計-一個(gè)數字系統。通相應的EDA (電子設計自動(dòng)化)軟件,這些軟件能支持本公司的大過(guò)軟件仿真，我們可以實(shí)現驗證設計的正確性。在PCB完成以后，多數CPLD器件的設計，如Altera公司的MAX+PLUSI B, Lattice 公還可以利用CPLD的在線(xiàn)修改能力。隨時(shí)修改設計而不必改動(dòng)硬件司的isPLEVER Starter.電路,使用CPLD來(lái)開(kāi)發(fā)數字電路.可以大大縮短設計時(shí)間，減少(6)系統的可測試性好。對于傳統的設計方法，如單片機仿PCB面積，提高系統的可靠性。真器的使用僅僅只能在最終系統上進(jìn)行局部的硬件仿真調試,在個(gè)設計的中間過(guò)程是無(wú)能為力的。至于.硬件系統測試.由于現在1、CPLD概述的許多系統主板不但層數多，而且許多器件都是BGA封裝，所有引CPLD是一種具有豐富的可編程I/0引腳的可編程邏輯器件.腳都在芯片的底面.焊接后普通的儀器儀表便無(wú)法接觸到所需要的具有在系統編程使用靈活方便的特點(diǎn),不但可實(shí)現常規的邏輯器件信號點(diǎn).因此無(wú)法測試。功能，還可實(shí)現復雜的時(shí)序邏輯功能。隨著(zhù)生產(chǎn)工藝的逐步提高以(7) 系統易維護.易升級。由于ISP (在系統編程)技術(shù)中.及CPLD開(kāi)發(fā)系統的不斷完善，CPLD器件容也由幾百門(mén)飛速發(fā)展所具有的特點(diǎn)，使得對系統的維護和升級只要一臺計算機和下載電纜就能實(shí)現。今后.也完全可以通過(guò)互聯(lián)網(wǎng)或其他通信工具對遠隔80年代末, Latice公司提出了在系統可編程技術(shù),并推出了一系列千里的用戶(hù)系統進(jìn)行硬件版本的升級。具備在系統可編程能力的CPLD器件。它屬于高密度可編程邏輯器件(HDPLD)。CPLD器件.復雜可編程邏輯器件。至少包括三種結3、Verilog HDL硬件描述語(yǔ)盲構:可編程邏輯宏單元;可編程I/O單元:可編程內部連線(xiàn)。CPLD3.1Verilog HDL的歷史及其特點(diǎn):器件采用CMOS技術(shù)。所有的PLD器件是包含-一個(gè)有與門(mén)和或門(mén)的硬件描述語(yǔ)言的發(fā)展已有20多年的歷史，并成功地應用于設與或陣列,與或陣列的結構可以通過(guò)改變與或陣列的連接實(shí)現不同計的各個(gè)階段:建模.仿真.驗證和綜合等,進(jìn)入20世紀80年代的邏輯功能。CPLD 采用與陣列可編程/或陣列固定的與或陣列。L后期.硬件描述語(yǔ)言向著(zhù)標準化的方向發(fā)展。最終Verilog HOL與公司的PLSI系列器件具有CPLD典型的結構和特性.是目前功能強VHDL語(yǔ)言適應了這種趨勢的要求，先后成為IEEE 標準。與VHDL性能優(yōu)方便易用的CPLD器件之一，具有一定的代表性。語(yǔ)言相比，它的最大優(yōu)點(diǎn)是非常容易掌握.而且直觀(guān):在門(mén)級開(kāi)關(guān)CPLD器件的設計一般可以分為設計輸入。設計實(shí)現和編程三電路描述方面也比VHDL強的多。個(gè)設計步鄹及相應的前仿真(功能仿真),后仿真(時(shí)序仿真)和在幾十年前，當時(shí)所做的復雜數字邏輯電路及系統的設計規模測試三個(gè)設計驗證過(guò)程。(1)設計輸入。設計輸入有多種表達方式.比較小，也比較簡(jiǎn)單.其中用到的FPGA或ASIC設計工作只能采用電路圖(使用元件符號和連線(xiàn)等符號)和HDL硬件描述語(yǔ)言(用文廠(chǎng)家提供的專(zhuān)用電路圖輸入工具來(lái)進(jìn)行。為了滿(mǎn)足設計性能指標，本形式描述)是最常用的兩種形式。(2) 設計實(shí)現。通過(guò)以下幾個(gè)工程師往往需要花好幾天或更長(cháng)的時(shí)間進(jìn)行手工布線(xiàn)。工程師還要華相關(guān)任務(wù)完成:優(yōu)化/合并/映射/布局/布線(xiàn)/生成編程數據文件。非常熟悉所選器件的內部結構和外部引線(xiàn)特點(diǎn).才能達到設計要(3) 器件編程。即將編程數據放到具體的可編程器件中。器件編求。這種低水平的設計方法大大延長(cháng)了設計周期。程需要滿(mǎn)足一定的條件.如編程電壓.編程時(shí)序和變成算法等。(4)3.2 Verilog HDL的設計流程設計效驗。包括相應的前仿真. 后仿真和測試三部分。Verilog HDL設計流程CPLD具有用戶(hù)可編程.時(shí)序可預測。速度高和容易使用等優(yōu)點(diǎn)。上至高性能CPU,下至簡(jiǎn)單的74LS電路.2、CPLD 的特點(diǎn):都可以用CPLD來(lái)實(shí)現。而且CPLD的可編程性,使修改和產(chǎn)品升級(1) 高速。CPLD的時(shí)鐘延遲可達到納秒級.結合其并行工作變得十分方便。用戶(hù)可以根據原理圖或硬件描述語(yǔ)言自由地設計一方式，在超高速應用領(lǐng)域和實(shí)時(shí)監控方面有著(zhù)非常廣闊的應用前個(gè)數字系統.然后通過(guò)軟件仿真，事先驗證設計的正確性。采用T景。以對A/D進(jìn)行數控采樣控制為例.采樣周期包括對A/D工作Verilog HDL語(yǔ)言進(jìn)行軟件編程，利用MAX+PLUSI軟件平臺進(jìn)行設時(shí)序的控制和將每一-次獲得的數據存入RAM或FIFO中工作于計輸計輸入可采用原理12M-2晶振頻率的MCS51系統單片機對A/D控制的采用頻率為圖輸中國煤化工工具生成的設計網(wǎng)表文20KHZ左右。二序仿真和定時(shí)分析器(2)高可靠性。CPLD在大多的應用中,無(wú)需考慮初始位,另件編程THCNMHGAD器件，在線(xiàn)校驗是外“死機”(進(jìn)入非法狀態(tài))情況是可預測的。這包括非法狀態(tài)的對編程后的CPLD器件加入實(shí)際的激勵信號進(jìn)行測試.檢查是否可數量和進(jìn)入狀態(tài)的可測性。設計中只需將閑置狀態(tài)設置為同一初始完成預定功能:最后完成整個(gè)系統設計.入口,這樣就能有效的防止任何可能的“死機” 現象。CPLD的高(下轉第15頁(yè))15中國科技縱橫China Science & Technology中國科技縱橫2010NO.23China Science And Technology工業(yè)及工程技術(shù)表2沉樁工程安全檢查表檢查序號檢查項目檢查內容檢查要求結果|備注1施工方案編制是否編制施工方案(施工組織設計)并按規定經(jīng)專(zhuān)家論證.是否按專(zhuān)家意見(jiàn)進(jìn)行修改?施工工藝和施施工企業(yè)資質(zhì)施工企業(yè)資質(zhì)是否符合規定?對施工工藝是否熟悉)工方案施工方案執行施工是否按施工方案進(jìn)行實(shí)施?I 施工安全技術(shù)措施I施工安全技術(shù)措施審核、防護性安全技術(shù)是否實(shí)地勘察后制定樁I樁及吊點(diǎn)是否符合安全要求?材料[樁運輸控制樁運輸控制是否符合規定?樁堆放I 樁貯存的數量、位置是否有明確規定?是否符合安全規定|8| 船舶有效證件I 機械進(jìn)場(chǎng)報驗制度執行情況?大型機械設備和船舶是否具有有效證施工設備及設備的性能起重船舶或起重設備的性能是否良好?設施設備驗收樁架或起重設備拼裝完成后是否檢查驗收?設備維修保養船舶和機械設備是否按規定進(jìn)行維修保養?[_12I 臨時(shí)用電情況I打樁設備(或打樁船)臨時(shí)用電是否符合安全規定?[13作業(yè)天氣情況風(fēng)、浪、能見(jiàn)度，雷電等是否符合規定2C 14周?chē)h(huán)境影響周?chē)镀屡c建筑物是否影響施工?| 陸上沉樁施工現場(chǎng)是否平整整潔?打樁機軌道是否平順.準確.牢|1| 作業(yè)現場(chǎng)合理性作業(yè)環(huán)境條件固軌道端部止輪器是否設置?打樁船錨纜布置合理性2| 船舶是否懸掛晝夜顯示的警示信號和標志.是否設置必要警戒標志|16安全防護.標志I和警戒船，已沉樁區兩端是否設置警示標志現場(chǎng)照明I現場(chǎng)照明是否符合規定?夜間照明是否滿(mǎn)足要求?C 18交底I 是否進(jìn)行交底并記錄?是否進(jìn)行班前安全活動(dòng)?C1監理I監理是否及時(shí)到位?在船人員違章f是否存在作業(yè)人員上崗前或在船期間飲酒?吊樁人員和船舶操作人員| 吊樁樁身是否平穩起吊，吊樁是否至適合高度再立樁入龍口:起吊|2作業(yè)現場(chǎng)管理是否有違章操作E.. 后樁架和吊鉤下是否站人22指揮人員是否存在違章操是否存在違章操作: 如無(wú)指揮,信號不明確等情況?| 打樁過(guò)程中對突變情況(貫入度突變、樁身突然傾斜.樁頭或樁身| 突變情況處理破壞，地面隆起、樁身上浮等情況是否及時(shí)進(jìn)行處理?運用修正后的系列安全檢查表對岳陽(yáng)港城陵磯港區(松陽(yáng)湖)化學(xué)工業(yè)出版社，2005.4.一期工程進(jìn)行了危險源辨識和管理，取得了良好效果。[4] 中國建設股份有限公司.施工現場(chǎng)危險源辨識與鳳險評價(jià)實(shí)施指南[M]_2008.41-42.4、結語(yǔ)5] 中華人民共和國建設部《建筑施工安全檢查標準) [S]結合港口工程的施工特點(diǎn).規范.規定和行業(yè)經(jīng)驗.對《建筑(JGj59-99 )江安全檢查標準》提供的安全檢查表進(jìn)行改進(jìn)和增加.將其應用6l] 中交第一航務(wù)工程局.《安全手冊》( QG/YH8.1-2003 )于港口工程的危險源辨識中。通過(guò)該方法對港口工程進(jìn)行危險源辨(S].20030能有?？梢员容^快捷的識別和查明施工現場(chǎng)存在的危險和隱患.[71 陳寶智。危險源辨識控制及評價(jià)[M].成都:四川科學(xué)技術(shù)效減少現場(chǎng)事故發(fā)生率，對施工現場(chǎng)安全管理和檢查具有重要意出版社，1996. 9[8] DB]13 -91- 2007,建設工程施工重大危險源辨識和監控技術(shù)參考文獻規程[S].1中華人民共和國國家標準《職業(yè)健康安全管理體系規范》基金項目:交通部科技項目(2007- -328- -224- -24)(GB/T 28001- 200) (S.作者簡(jiǎn)介:洪寧寧.女.1980年3月.助理研究員,碩士研究[2]詹水芬，戴明斷，洪寧寧等.港口工程重大危險源辨識和生，從事港口工程專(zhuān)業(yè)方向工作。任職于交通運輸部天津水運工程監控0].天津科技，2008(6); 81-83.科學(xué)研究院。[3]劉鐵民,張興凱，劉功智安全評價(jià)方法應用指南[M].北京:(上接第45頁(yè))而無(wú)需自己用基本的邏輯單元來(lái)構成某種功能,以大大減輕設計人員的工作量，縮短設計周期。4、MAX+PLUSII開(kāi)發(fā)軟件特點(diǎn)用CPLD實(shí)現數字系統設計電路.關(guān)鍵技術(shù)是必須有一個(gè)優(yōu)秀[1|徐建仁.數字集成電路應用與實(shí)驗.長(cháng)沙:國防科技大學(xué)出版的開(kāi)發(fā)軟件。Altera 公司的開(kāi)發(fā)軟件MAX+PLUSII界面豐富，從而社,1999.使設計靈活高效.(2]楊暉,張鳳言大規?？伸猿踢壿嬈骷c數字系統設計.北京(1)開(kāi)放的界面。MAX+PLUSI軟件可與其他工業(yè)標準設計輸航空航天大學(xué)出版社,入.綜合與校驗工具相連接.設計人員可以使用Altea或標準EDA[3] 周立功夏宇聞.單片機與CPLD綜合應用技術(shù),北京航空航設計輸入工具來(lái)建立邏輯設計。天大學(xué)出版社2003.(2)完全集成化的環(huán)境。它是一-個(gè)完全集成化.易學(xué)易用的[4] 徐志軍,徐光輝.CPLD/FPGA的開(kāi)發(fā)與應用.電子工業(yè)出版可編程邏輯設計環(huán)境.設計輸入方式有圖形輸入.文本輸入，波形社輸入.狀態(tài)機設計輸入，其編譯及設計處理與仿真.定時(shí)分析.邏{5] 黃正瑾.CPLD系統入門(mén)與應用北京電子工業(yè)出版社2002輯綜合與適配為Windows圍形界面。社,199中國煤化工電子科技大學(xué)出版(3)支持各種硬件描述語(yǔ)言.支持各種HDL設計輸入選項.包括VHDL. ABEL. AHDL等硬件描述語(yǔ)言.出版社MYHCNMHG;編寫(xiě)委員會(huì ).國防工業(yè)(4)豐富的設計庫.提供豐寓的庫單元供設計調用.包括74LS系列的全部器件和多種特殊的邏輯宏功能，新型的參數化功能.對[8} 專(zhuān)用集成電路和集成電路自動(dòng)化設計方法.中國集成電路于復雜的大系統，設計者需調用宏單元庫，并對其修改某些參數.大全編寫(xiě)委員會(huì )，國防 工業(yè)出版社,1997.15中國科技縱橫China Science & Technology