高壓PLDMOS器件的優(yōu)化設計

第7卷.第1制電子與封裝總第45期.Vol. 7. No. 1ELECTRONICS & PACKAGING2007年1月電路設計高壓PLDMOS器件的優(yōu)化設計肖金玉. (東南大學(xué)IC學(xué)院，南京210096 )摘要: 借助半導體專(zhuān) 業(yè)軟件TIsuprem-4和Medici 詳細研究了漂移區的長(cháng)度、濃度以及結深，溝道區的長(cháng)度、濃度，場(chǎng)極板的長(cháng)度對高壓PLDMOS擊穿電壓的影響。最終得到一組最佳的PLDMOS器件的參數。優(yōu)化設計的高壓PLDMOS器件的流片測試結果為:關(guān)態(tài)和開(kāi)態(tài)擊穿電壓分別在200V和160V以上。關(guān)鍵詞: PLDMOS;漂移區;溝道區;場(chǎng)極板中圖分類(lèi)號: TN302文獻標識碼: A文章編號: 1681-1070 (2007) 01-0023-06Design and Optimization of the High Voltage PLDMOSXIAO Jn-yu( Southeast University IC Institute, Nanjing 210096, China )Abstract: The infuence of the parameters of the drift region, channel region and field plate on the breakdownvoltage of the high voltage PLDMOS has been investigated by using the simulators Tsupre-4 and Medici. Theexperiment results showed that the breakdown voltages of the off state and on-state exceeded 200V and 160V,respectively.Key words: PLDMOS; drift region; channel region; field plate參數的設計或對其某- -部位的改進(jìn)[4-7], 針對高低壓兼容工藝芯片的LDMOSFET各個(gè)參數設計的綜合分析1引言尚不多見(jiàn)。由于器件的性能并不是各個(gè)參數性能的簡(jiǎn)在中等耐壓MOS功率器件中，LDMOSFET單堆積，各個(gè)參數之間是相互影響的，因此對兼容普( Lateral Double-diffused MOSFET)由于其較高的擊通半導體材料工藝的LDMOSFET器件的各個(gè)參數的綜穿電壓(幾百伏)、較短的開(kāi)關(guān)時(shí)間(納秒級)而廣泛合分析具有十分重要的意義。應用于打印機、電動(dòng)機、平板顯示器等高電壓、低電本文借助Tsuprem-4和Medici軟件，詳細研究了流領(lǐng)域的驅動(dòng)芯片中。這些驅動(dòng)芯片的核心問(wèn)題是高高壓PLDMOS的幾個(gè)關(guān)鍵參數的優(yōu)化設計，包括漂低壓工藝兼容。采用基于sOI材料的工藝技術(shù)，生產(chǎn)移區長(cháng)度、結深、濃度，溝道長(cháng)度以及場(chǎng)極板長(cháng)度成本往往很高1-31,迫切需要解決既能兼容普通半導等。所設計的器件進(jìn)行了流片試驗，測試結果顯示體材料工藝又能達到相應的技術(shù)性能要求的芯片設計其擊穿電壓超過(guò)200V。及工藝問(wèn)題。LDMOSFET研究的關(guān)鍵是擊穿電壓和導通電阻之2 PLDMOS 器件結構及兼容工藝間的合理折衷，而漂移區、溝道區以及場(chǎng)極板的優(yōu)化設計是提高LDMOSFET耐壓的一一個(gè)主要因素。目中國煤化工縱向剖視圖，在外前國內外對LDMOSFET的研究主要是針對器件的某一延 I是高雪崩擊穿電壓，YHCNMHG收稿日期: 2006- 10-25.23-第7卷第1期電子與封裝N阱用來(lái)提高穿通擊穿電壓。高壓PLDMOS的制備工P管漂移區采用BF2注人，然后經(jīng)過(guò)高溫退火擴散形藝與N外延雙阱標準低壓CMOS兼容，具體工藝流程成，故其濃度不再均勻，與外延形成緩變結，因此對如表1所示。由于PLDMOS的柵氧較厚，需要與低器件各個(gè)參數的設計提出了更高的要求，其中漂移區壓柵氧分開(kāi)做，因此首先淀積厚柵氧，然后將不需要的濃度、結深、長(cháng)度都是對耐壓影響較大的參數。厚柵氧的地方刻掉，淀積薄柵氧，高壓PLDMOS和標3.1.1 漂移區長(cháng)度準CM.OS的多晶硅同時(shí)淀積。為了節省成本，高壓模擬中，根據工藝要求以及前面的計算結果，PLDMOS的源漏跟標準低壓CMOS的源漏同時(shí)形成。取外延層濃度8x10*cm*,溝道濃度1x10'7cm^'，漂這樣，本文所設計的高壓PLDMOS就可以應用于高壓移區注入劑量3x10*2cm2,開(kāi)啟態(tài)時(shí)柵電壓為-200V,集成電路。下面重點(diǎn)研究漂移區、溝道以及場(chǎng)極板的變化漂移區長(cháng)度，得到擊穿電壓的變化曲線(xiàn)如圖2所優(yōu)化設計。示，從圖中可以看出當漂移區長(cháng)度較小時(shí)，開(kāi)啟態(tài)和__sD.關(guān)閉態(tài)的擊穿電壓隨著(zhù)漂移區的長(cháng)度增加而變大，最SiO2后兩者分別趨于- -定值。產(chǎn)生圖示曲線(xiàn)的原因是:漂移區濃度適當，使得漂移區全部耗盡，大部分的漏電NP+P型漂移區壓分布在整個(gè)漂移區，漂移區各處電場(chǎng)近似相等，根N阱據公式:N外延雙阱Vg=L xE(1)式中L為漂移區長(cháng)度，E為臨界擊穿電場(chǎng)。漂移圖1高壓 PLDMOS器件的縱向剖視圖區越長(cháng)，擊穿電壓越高。隨著(zhù)漂移區增加到一-定長(cháng)度 ,表1 PLDMOS 器件的兼容工藝流程擊穿點(diǎn)由Si-SiO,界面處轉移到體內漂移區與外延界面，因此漂移區與外延界面平行，緩變結擊穿電壓將N型外延P型漂移區形成是管子擊穿電壓的上限間。但圖中關(guān)閉態(tài)的擊穿電壓高壓N阱形成曲線(xiàn)的趨向值卻遠小于這個(gè).上限，這是因為此處模擬有源區形成的管子的柵比較長(cháng)，管子處于關(guān)閉態(tài)時(shí)，柵電壓為0,低壓P阱形成而離其較近的漏端的電壓卻為-200V,兩者之間的電低壓N阱形成場(chǎng)強度很高，使得漏區表面在體內達到擊穿電壓之前厚柵氧形成(HV-PMOS)薄柵氧形成已經(jīng)擊穿。隨著(zhù)漂移區長(cháng)度的增加，漂移區電阻與之Poly淀積和腐蝕成正比。實(shí)際芯片中的管子都是采用跑道型結構，因0源漏形成此管子所占用的面積平方倍增加。l112金屬化220> 200)-3 PLDMOS器件的參數優(yōu)化納160-漂移區的長(cháng)度、結深以及濃度直接決定著(zhù)140-[-一關(guān)態(tài)PLDMOS器件的雪崩擊穿電壓，溝道長(cháng)度和濃度則決120-l---開(kāi)態(tài)_定了PLDMOS器件的穿通擊穿，場(chǎng)極板則是提高器51052025340455055件擊穿電壓的有效終端技術(shù),下面將通過(guò)TSsuprem-4和漂移區長(cháng)度1μmMedici模擬軟件，詳細模擬和優(yōu)化這三個(gè)關(guān)鍵參數,圖2擊穿電壓隨漂移區 長(cháng)度變化曲線(xiàn)最終得到PLDMOS器件的最佳參數。3.1.2_ 漂移區結深.1 漂移區參數的模擬優(yōu)化中國煤化工結果，取外延層濃高壓PLDMOS能夠耐高壓的主要原因是漂移區耗度8>TYHCNMHGm',漂移區注人劑盡，大部分的電壓都加在空間電荷上，因此漂移區量3x10*cm2,漂移區長(cháng)度13μ m,開(kāi)啟態(tài)時(shí)柵電壓.的優(yōu)化至關(guān)重要。在N外延雙阱高低壓兼容工藝中，為-200V,變化漂移區的結深，得到擊穿電壓的變化- 24-第7卷第1期肖金玉:高壓PLDMOS器件的優(yōu)化設計曲線(xiàn)如圖3所示，其中的實(shí)線(xiàn)為關(guān)閉態(tài)，虛線(xiàn)為開(kāi)啟調節濃度1x10'cm*,漂移區長(cháng)度13 μ m,開(kāi)啟態(tài)時(shí)態(tài)。由圖3可以看出，開(kāi)始時(shí)，隨著(zhù)漂移區結深的增加,柵電壓為-200V。采用BF2注人，注人能量180eV,開(kāi)啟態(tài)、關(guān)閉態(tài)的擊穿電壓都增大，當結深超過(guò)7μ m隨著(zhù)注入劑量的變化，得到器件開(kāi)啟態(tài)和關(guān)閉態(tài)的擊后，隨著(zhù)結深的繼續增加，擊穿電壓略有下降。其穿電壓變化曲線(xiàn)如圖5所示。由圖可以看出，隨著(zhù)注原因為:當漂移區結深較小時(shí)，場(chǎng)強的最高點(diǎn)在漏結人劑量的增加，無(wú)論是開(kāi)啟態(tài)還是關(guān)閉態(tài)的擊穿電壓的左端靠近表面處，隨著(zhù)結深的增加，RESURF 效應都先逐漸上升，在達到一個(gè)最優(yōu)值以后逐漸下降，但逐漸明顯，緩解了此處的場(chǎng)強，使得擊穿電壓逐漸趨二者上升下降不同步，開(kāi)啟態(tài)取得最優(yōu)擊穿電壓的漂近最優(yōu)值。當結深很大(大于7μm)時(shí),場(chǎng)極板下移區注人劑量值要高于關(guān)閉態(tài)取得最優(yōu)擊穿電壓的劑等壓線(xiàn)彎曲程度變大，使Si-SiO2界面處的水平方向量值。產(chǎn)生圖5所示曲線(xiàn)的原因是:關(guān)閉態(tài)，當注人的場(chǎng)強變大，柵板末端等壓線(xiàn)尤為密集，擊穿點(diǎn)由劑量很低、漂移區濃度很低時(shí)，漏端加的很高反向電漏區左端表面轉移到了柵板末端硅表面處。不同結深壓，不但使漂移區全部耗盡，也使得濃度很高的漏區場(chǎng)極板末端等壓線(xiàn)分布如圖4所示，虛線(xiàn)為淺結的等也耗盡了-部分，此處較高的空間電荷濃度導致了較壓線(xiàn)，實(shí)線(xiàn)為深結等壓線(xiàn)，明顯可以看出后者由于高的電場(chǎng)強度，很容易發(fā)生雪崩擊穿，因而降低了擊傾斜度大而使電場(chǎng)強度比前者高，因而更易擊穿。穿電壓。注人劑量較低時(shí)漂移區的等壓線(xiàn)分布如圖6所開(kāi)啟態(tài)的擊穿電壓- - 直低于關(guān)閉態(tài)的原因將在后面討示，靠近漏區的等壓線(xiàn)密度特別高，因而電場(chǎng)強度也論。漂移區結深小于10μ m時(shí)，隨著(zhù)結深的增加，非常高。隨著(zhù)漏端反向電壓的升高，擊穿發(fā)生在漏區漂移區的電阻幾乎呈線(xiàn)性減小，但當結深大于10μ m左端Si-SiO2界面處。注人劑量較高時(shí)，漂移區濃度時(shí)，漂移區電阻幾乎沒(méi)有變化。因此，漂移區結深大很高，漂移區不能完全耗盡，漏端所加的反向電壓分于10μ m沒(méi)有實(shí)際意義。布在很短的空間電荷區，等壓線(xiàn)密集，電場(chǎng)強度很高，如圖7所示，電場(chǎng)峰值在場(chǎng)極板末端處，因而擊穿也最先發(fā)生在此處。當注人劑量適當時(shí)，漂移區濃度正220好使其本身耗盡到漏區邊緣,電壓均勻地分布在整個(gè)甲200-漂移區，如圖8所示，此時(shí)的擊穿電壓最高，也就是圖5中實(shí)線(xiàn)的峰值。同樣道理，開(kāi)啟態(tài)的擊穿電壓也一關(guān)態(tài)呈現先上升后下降的趨勢。但是由于開(kāi)啟態(tài)的柵與漏----開(kāi)態(tài)同電位，而漂移區離漏越遠的地方電位越高于場(chǎng)極板，160-這使漂移區靠近Si-SiO,界面電荷積累，由于電荷守漂移區結深/μm .恒,靠近結邊緣處電荷減少,相當于漂移區濃度降低,圖3擊穿電壓隨漂移區結深變 化曲線(xiàn)因而開(kāi)啟態(tài)的擊穿電壓變化曲線(xiàn)要比關(guān)閉態(tài)的變化曲線(xiàn)向右平移。一個(gè)MOS管的擊穿電壓是指它的開(kāi)啟態(tài)實(shí)線(xiàn)為深結I虛線(xiàn)為淺結」和關(guān)閉態(tài)的耐壓都要達到某一個(gè)值，因此對于柵場(chǎng)板LDMOSFET漂移區濃度的優(yōu)化就是要找出開(kāi)啟態(tài)和關(guān)二氧化硅閉態(tài)都能夠達到的耐壓的最高值，即圖5中的A點(diǎn)。40廠(chǎng)-開(kāi)200-180圖4不同漂移區結深場(chǎng)板 末端等壓線(xiàn)比較中國煤化工3.1.3漂移區濃度N外延高低壓兼容工藝中，漂移區與外延之間不HCNMHG_ ，再是突變結，而是緩變結，這更給問(wèn)題的分析帶來(lái)注人劑量/10"cm3了困難。模擬中，取外延層濃度8x1014cm-,溝道圖5擊穿電壓隨漂移區注人劑量的變化曲線(xiàn)-25-第7卷第1期電子‘與封裝Vs=0VVg=0VVd= -200V的場(chǎng)極板端點(diǎn)正下方。關(guān)閉態(tài)柵接零電勢，漏端接高壓，在漂移區濃度理想的情況下，電壓均勻分布在漂移區,場(chǎng)極板端點(diǎn)與其下面的漂移區必然存在較大壓差，因而電場(chǎng)強度比較大?？梢钥闯鰷系老碌碾妶?chǎng)PN結峰值遠小于漂移區峰值。因此，溝道不會(huì )先于漂移區一.柜盡界面擊穿。因此防止關(guān)閉態(tài)的漂移區擊穿要降低因場(chǎng)極板尖端引起的峰值電場(chǎng)。Vuu=0V(少峰值1.05.010.0一 15.025.0目4峰值2距離/μ m圖6注人劑量較低時(shí) 漂移區等壓線(xiàn)分布(圖中環(huán)形第2實(shí)線(xiàn)為等壓線(xiàn)，兩條等壓線(xiàn)之間壓差為10V )V's=0V0~距離/μm圖9關(guān)閉態(tài)Si-SiO2界面電場(chǎng)分布如果將柵場(chǎng)極板去掉，重新畫(huà)上圖，會(huì )發(fā)現漂移區的電場(chǎng)的形狀是- -個(gè)U形曲線(xiàn)，中間低兩邊高,顯然把場(chǎng)極板尖端放在此U形曲線(xiàn)的中間可以最大限k Vew=OV度地降低場(chǎng)極板尖端峰值電場(chǎng)帶來(lái)的影響。0.010.15.03.2.2開(kāi)啟 態(tài)開(kāi)啟態(tài)Si-SiO2界面電場(chǎng)分布如圖10所示?？梢詧D7注入劑量較高時(shí)漂移區 等壓線(xiàn)分布(圖中環(huán)形看出整個(gè)表面電場(chǎng)由兩個(gè)U形曲線(xiàn)連接而成，第-一個(gè)U形曲線(xiàn)在溝道區，第二個(gè)U形曲線(xiàn)在漂移區。第Vg=OV二個(gè)U形曲線(xiàn)是由漂移區兩邊的兩個(gè)結形成，此U形曲線(xiàn)的兩個(gè)峰值電場(chǎng)的大小由漂移區濃度決定，最佳8F的漂移區濃度使兩峰值的大小相同。22(9 -峰值2峰值3、客峰值1安;2上耗盡界面2 Vau=OV喝10.10.015.0 25.0#圖8注人劑量合 適時(shí)漂移區等壓線(xiàn)分布(圖中環(huán)形010 1s20距離(μm圖10開(kāi)啟態(tài)Si-SiO2界面電場(chǎng)分布圖3.2溝道區參數的模擬優(yōu)化3.2.1關(guān)閉 態(tài)中國煤化工:區的p-，右邊源區圖9所示的是關(guān)閉態(tài)沿Si-SiO2界面電場(chǎng)分布圖,的PMHCNMHGt,溝道表面-定范可以看出圖中存在兩個(gè)峰值,第-個(gè)峰值在溝道左端，圍內為空間電荷區， 此空間電荷區可以看成p+n結與溝道與漂移區形成的p-n結處;第二個(gè)峰值在漂移區np-結的耗盡電荷交匯形成。pn 結由于耗盡形成的空.26-第7卷第1期肖金玉:高壓PLDMOS器件的優(yōu)化設計間電荷區，結處的場(chǎng)強最高，向兩邊逐漸變小。因此，溝道兩側p+n、p-n的結處形成兩個(gè)峰值電場(chǎng)，然后向中間逐漸變小，從而形成如圖10所示的第一個(gè)U型電場(chǎng)線(xiàn)。根據大量的模擬比較可以得到兩個(gè)基本的設計原則:(1)在保證器件面積的前提下拉長(cháng)溝道長(cháng)度,使n阱與P阱兩次擴散窗口的距離加大。長(cháng)的溝道長(cháng)度使電壓分布在較長(cháng)的范圍，從而降低第二個(gè)峰值電場(chǎng)。n阱與p阱兩次擴散窗口的距離加大，降低了op-圖11場(chǎng)極 板過(guò)短時(shí)電壓線(xiàn)分布情況結處的雜質(zhì)濃度，使此處的遷移率變大，電阻變小。(2)在保證溝道不穿通的前提下使n阱濃度盡量小。降低n阱濃度，有利于降低第一個(gè)峰值電場(chǎng)，從而提高器件可靠性。根據這兩個(gè)原則最終確定出溝道長(cháng)度為6 μ m,高壓n阱的注人劑量為8x101'.cm^23.3場(chǎng)極板參 數的模擬優(yōu)化場(chǎng)極板是終端結構中最常用的手段之- -，它對表面電場(chǎng)具有較強的抑制作用，同時(shí)場(chǎng)極板的邊緣也是擊穿的一個(gè)影響因素。圖12 場(chǎng)極板過(guò)長(cháng)時(shí)電壓線(xiàn)分布情況漏端加高電壓時(shí)，RESURF LDMOS的漂移區需要完全耗盡，關(guān)閉態(tài)有了場(chǎng)極板的作用，漂移區更加容易耗盡,因而漂移區的濃度可以比沒(méi)有場(chǎng)極板時(shí)大,高的漂移區摻雜濃度降低了導通電阻。開(kāi)啟態(tài)，PLDMOS柵電壓與漏電壓相同，場(chǎng)極板的高壓使得漂移區表面積累，使漂移區的電阻降低，因而開(kāi)態(tài)的飽和電流比較大。場(chǎng)極板較短時(shí)漂移區耗盡及等壓線(xiàn)分布情況如圖11所示。漂移區在某一固定濃度下，由于場(chǎng)極板較短，漂移區不能完全耗盡，較高的電壓分布在較短的圖13場(chǎng)極板優(yōu)化后電壓線(xiàn)分 布情況空間電荷區上，導致了較高的pn結峰值電場(chǎng)，更嚴重的是場(chǎng)極板的尖端產(chǎn)生的峰值疊加在pn結的峰值電場(chǎng)4高壓PLDMOS器件的最終結果上，使器件很容易失效(圖11所示)。如果場(chǎng)極板過(guò)長(cháng)，漂移區比較容易耗盡，濃度可以做得比較高，降高壓PLDMOS器件各個(gè)參數之間相互影響，很低漂移區導通電阻,從而使整個(gè)器件的導通電阻降低,難找出精確的全局最優(yōu)解，因此只能采用迭代模擬方但此時(shí)卻把場(chǎng)極板尖端引起的峰值電場(chǎng)引到了漏端,法搜索出一個(gè)能夠滿(mǎn)足設計要求的次優(yōu)解。首先將器在溧移區的模擬中提到漂移區完全耗盡時(shí)漏端有一個(gè)件各個(gè)參數賦值(可以通過(guò)建模等方法得到),稱(chēng)峰值電場(chǎng)，這兩個(gè)峰值電場(chǎng)疊加，漏端的電場(chǎng)很容易之為 初始集合，然后每次固定初始集合中的其他變超過(guò)臨界擊穿電場(chǎng),如圖12所示，靠近漏端的等壓線(xiàn)量，優(yōu)化其中一個(gè)戀量，找出此變量的最優(yōu)值后,異常密集。圖13是優(yōu)化過(guò)場(chǎng)極板的器件等壓線(xiàn)分布將此中國煤化工然后再繼續優(yōu)化其他圖，場(chǎng)極板的端點(diǎn)大約在漂移區的中心位置即場(chǎng)極板的變: YHCNMHG滿(mǎn)足設計要求的器件長(cháng)度為6μ m,從圖13中可以看出漂移等壓線(xiàn)分布非參數。最后得到器件各個(gè)參數如下:常均勻，器件可以承受很高的反向電壓?！衿茀^長(cháng)度12 μ m;注人劑量4x1012.cm2;-27-第7卷第1期電子與封裝1200°C下推阱200min，最后的結深為6.8μ m;壓的影響，最終得到一組最佳的PLDMOS器件的參●溝道長(cháng)度6μ m;溝道注人劑量4x1012.cm2;數,通過(guò)流片試驗,得到優(yōu)化設計的PLDMOS器件的1150°C下推阱50min，最后結深2.4 μ m;關(guān)態(tài)和開(kāi)態(tài)擊穿電壓分別在200V和160V以上，所設●柵氧厚度400nm;計的高壓PLDMOS的工藝與標準低壓CMOS工藝流程●場(chǎng)極板長(cháng)度6 μ m。完全兼容,因此本文設計的高壓PLDMOS器件可以應根據以上最終的模擬結果，將PLDMOS器件進(jìn)行用于高壓集成電路中。流片試驗，其流片測試結果如圖14和圖15,圖14和圖15分別為器件關(guān)態(tài)擊穿曲線(xiàn)、I-V曲線(xiàn)測試結果。由參考文獻:圖14可以看出，關(guān)閉態(tài)擊穿電壓大于200V。當柵壓[1 ] Jongdae Kim, Tae Moon Roh, Sang-Gi Kim, et al. High-較低時(shí),熱效應不明顯，半導體電阻變化不大，器件體Voltage Power Integrated Circuit Technology Using SOI現出正常的I-V曲線(xiàn)特性，隨著(zhù)柵壓的升高，器件熱for Driving Plasma Display Panels[J] IEEE Transactions效應逐漸明顯，半導體電阻升高，因而正常的I-V曲on Electron Devices, 2001, 48(6): 1 256-1 262.線(xiàn)下翹，如圖15 所示，當柵壓超過(guò)100V時(shí)，曲線(xiàn)開(kāi)[2] M. R. Lee, Oh-Kyong Kwon, s. S. Lee, et al. SOI High始呈現負阻特性。柵壓為170V時(shí)，負阻特性異常明顯。Voltage Integrated Circuit Technology for Plasma Display-1.50x 10*Panel Drivers[A]. Power Semiconductor Devices & ICs,-1.40x 10*ISPSD '99. Proceedings of the 11小International-1.30x10*twAMSymposium, 199: 285-288.禁.1.20x10*[ 3 ] Kenya Kobayashi, Hiroshi Yanagigawa, Kazuhisa Mori,強1.10x 10*et al. High Voltage SOI CMOS IC Technology for DrivingPlasma Display Panels[A]. Proceding of 10 International-1.00x 10*Symposium on Power Semiconductor Devices & ICs,-.00ISPSD *98, 1998: 141-144.[4] C. B. Goud, K. N. Bhat. Effect of Lateral Curvature on輸出電壓/Nthe Breakdown Voltage of Planar Dides[]. IEEE Electron圖14 PLDMOS 關(guān)態(tài)擊穿測試結果Device Lett, 1985, 28(6): 276-278.[5] C. Basavana Goud. Analysis and Optimal Desigh of Semi-2.00x 10'Insulator Passivated High-Voltagc Field Plate Structures and-2.00x 10’Comparison with dielectrie Passivated Structures[]. IEEETransactions on Electron Devices, 1994,41(10);: 1 256-1 265.-6.00x 10'[6] A.Nezar, C.A.T.Salama. Optimization of the Breakdown-8.00x 10*Voltage in LDMOS Transistors Using Internal Field Rings[A]. Power semiconductor Devices and ICs, ISPSD *91, Pro--1.20x 102ceedings of the 3w International Symposium,1991: 149-153.-1.40x 10°L[7]唐本奇，羅晉生,耿斌，等LDMOS晶體管新型器件TTTT結構的耐壓分析[].半導體學(xué)報，1999, 20(9): 776-778.[8]陳星弼功率MOSFET與高壓集成電路[M].南京:東圖15 PLDMOS I-V測試結果南大學(xué)出版社，1990: 289.作者簡(jiǎn)介:5結論中國煤化工963-).男，江蘇泰州本文通過(guò)半導體專(zhuān)業(yè)軟件Tsuprem-4和Medici詳YHCNMHG.1985年畢業(yè)于武漢大細研究了漂移區的長(cháng)度、濃度以及結深，溝道區的學(xué)，一直從事集成電路工藝研發(fā)和芯長(cháng)度、濃度，場(chǎng)極板的長(cháng)度對高壓PLDMOS擊穿電片生產(chǎn)至今。-28-