高壓VDMOS的設計

數字技術(shù)與應用●應用研究.高壓VDMOS的設計郝曉波(西安衛光科技有限公司陜西西安710065)摘要;本文通過(guò)VDMOS的電參數來(lái)確定其鮚構參數。通過(guò)擊穿電壓來(lái)確定外延層的厚度和電阻率。通過(guò)閼值電壓來(lái)確定柵氧的厚度。由飽和電流的表達式可知無(wú)胞的最大通態(tài)電流。尋通電阻和擊穿電壓是兩個(gè)櫚互矛盾的參數,增加擊穿電壓和降低導通電阻對器件尺寸的要求是矛盾的。關(guān)鍵詞:VDMOS結構 謾計指標 版圈中圖分類(lèi)號:TN386.1文獻標識碼:A文章編號:1007-9416(2010)08-0101-021引電阻率.增加柵長(cháng)、降低p-body的結深(圖V_=(-Q,-9Q3)/Cx+2φn+中ws (1)本文主要善于公司VDMOSPET研發(fā)罱1中的P即為p-body).而高的耐壓容量要φmg是高濃度N+摻雜的多晶硅柵和P-求,研究設計井實(shí)現了200V/9A功率VDM0求: 增加外延厚度.增加外延電阻率、戰小body區的接觸電勢 .中p。是強反型下的表面S器件.本文分析了VDMOS的結構。通過(guò)VD槽長(cháng),p-body的結深對耐壓的影響取決于p勢,Q。是反型層剛形成時(shí),耗盡層中單位面MOS的擊穿電壓、最大漏極通態(tài)電流、閾值-body間距的減小和外延 耗盡厚度的減薄積對應的電 簡(jiǎn).Qg是Si- -Si02界 面雜質(zhì)引入電壓、導通電阻等電參數對結構參數的要哪個(gè)因素對耐壓的影響更大.高壓VDMOS的電荷,它通常帶負電。求來(lái)確定對應的外延層厚度、溝道長(cháng)度、P的靜態(tài)參數優(yōu)化設計主要矛盾集中 在外延中wms=(V)poly-(φJw =(kT/q)n(N.N阱深度和寬度、N+區結深和寬度. P溝道區的選擇、構長(cháng)及p-body的結深的確定上。/n,)≈0. 5Eg/q+(kT/q)n(N,/n) (2)深度和霓度、柵氧化層厚度、元胞的尺寸，(Vi)poly是 多品硅的表鹵勢,()o,是P元胞間的距離。最后根據其橫向尺寸形成.3擊穿電壓VaAD-body區的表面勢,n是硅中本征載流子濃版圖。擊穿電壓是200V時(shí)，對應的外延層厚度度。大約為20u m左右該擊穿電壓對應的外延9。=- 2(qε。ε NA)1/2(3)2設計指標層的摻雜濃度約為N[=1.5X 10'*cm-3,Ng對φp=(kT/q)In(N,/n)(4)預計產(chǎn)品滿(mǎn)足的參數條件為(Ta=25C)應的電阻事約為 p =6∩●cm.W=10.7μm.將N,=1.34x 101*cm-)代入(4),得如表1所示。中pg=0.48V.設計高壓的VDMOS器件,希望得到高4閾值電壓Va&(t)將該結果代入(3),得Q,=-6.52x 10-C.的耐壓容量，低的導通電阻。降低導通電阻對于多晶硅柵的NMOS管,關(guān)值電壓可cm-的方法主要是:減薄外延厚度.降低外延的寫(xiě) 作:將各參數的值代入(2),得中ns: =0.93V。將各參數的值代入(1),得Vx=(6.52X1G0-9Q9)/(3. I9x 10-1/t )+0.96V +0.93V.。其中QSS的值由工藝因素來(lái)決定.若Q取為理想值3.2X10-*C.cm-2,則V.=2.S時(shí),t。+(N+=60nm。h P+5導通電阻Ros(on) .R_=(ps/8)(s+a)/a(a+2s)](s+a)2m(1+a/s)-as- -a2/2]5)Rj=p w/{-gs/(s+a)P}(6g是p阱面積和單位元胞面積比值的平+方根,六角形元胞中,a=0時(shí):圉1 VDMOS的結構21g=lim_→0{vs/(V3/2)(s+a)}=1.07467)R=p (s+a)/(4g)n {(s+a)-g(s'-2 Ww"'I(s+a)+g sl/(sta+g(s*-2 w_)[ls+a)-g s'l]}+p(W._-W..' )a'=a-2 0,s'=s+20 (90≈0,或者為耗盡區的寬度。一般VDMOS的溝道長(cháng)度在2μ m左右，vepiN+區擴數窗門(mén)胞特征尺寸為1μ m工藝中國煤化工1μm或稍大一些,再考n~YHC N M H G效應，N+區的寬度為21+μm.田此N+區時(shí)結深為0.59um.元胞內N+區之間的距離取1 u m.則圖2中的s=9μ圖2導通電阻的構成31m.P+區的尺寸正好在N+區下起到減小寄數字技術(shù)與應用●應用研究●生晶體管基區電阻的作用,尺寸取3μ m.積→第一次致密→光刻接觸孔→第二次致延電阻事. 堿小柵長(cháng),p-body的結深對耐壓Ron=Rn+R,+R.+R.n=112830 (10) 密 →淀積Al→金屬光鍘→金屬腐蝕→鈍化的影響 取決于p-body間距的減小和外延耗要使導通電阻達到要求的小于0.40,淀積→鈍化孔光鍘→鈍化孔腐蝕→合金→?盡厚度的減薄哪個(gè)因素對耐壓的影響 更并留有余量,按小于額定值的70%算，至少測試大。高壓VDMOS的靜態(tài)參數優(yōu)化設計主要要并聯(lián)40300個(gè)元胞。測試參數如表2所示。矛盾集中在外延的選擇柵長(cháng)及p-body的結深的確定上。6通態(tài)電流ID9第二次投片(.()=(C."un Z/2L)(Vg-V) (11)從表2的數據可以看出所有的芯片的參考文獻利用式(12),t。按照60nm計,V。按通態(tài)溯電流都偏小。隨著(zhù)外延層濃度的降低,擊[1] 楊晶琦.電力電子器件設計原理與設計電流的測試條件SV計,Vn按2V計,單個(gè)元.穿電壓會(huì )增高.即可以通過(guò)提高外延層電[M].國防工業(yè)出版社, 199:89-90.胞的柵寬按2μm量級計，則單個(gè)元胞的最阻率來(lái)提高擊穿電壓。由于 在仿真時(shí),導通[2]B.J.Baliga.IEDM 86 Technical Digest,大通態(tài)電流可以是1.8mA.電阻按設計值的70%考慮,留有的余量不.pp 102-105(1986). .多,所以電阻率也不能增加太多。芯片中心7版圖設計的元胞，根據計算和仿真都達到了設計指本文研充V DMOS的元胞和阱的形狀為標的要求。擊穿電壓過(guò)低也有可能 是結終六角形.元胞的長(cháng)度為16μm,阱的尺寸為端的設計不夠理想所致。但考慮的修改版10μ m.圖所帶來(lái)的巨大經(jīng)濟負擔,決定采取提高在圖3中,1.場(chǎng)銀12、薄柵氧;3、多晶硅;外延層電阻率的解決辦法。4. USG+BPSG(無(wú)摻雜sio2和摻B, P兩元素從表3可以看出，芯片的電參數均符合的sio2)15.鋁16. USG+氮化硅。要求。8第一次投片10結語(yǔ)元胞按照設計條件生產(chǎn)VDMOS,生產(chǎn)流程設計高壓的VDMOS器件,希望得到高為:外延→場(chǎng)氧化→刻蝕有源區→P+注入的耐壓容量，低的導通電阻。降低導通電阻→柵氧氧化→淀積多晶硅→多晶硅摻雜→的方法主要是:減薄外延厚度、降低外延的引械孔光刻多晶硅→P阱注λ→退火氧化→刻蝕S電陽(yáng)率、增加柵長(cháng).降低p-body的結深,而i02-→光刻,N+注入→光刻,推阱-→USG淀高的耐壓容量要求:增加外延厚度、增加外.表1 VDMOS的設計指標參數‘測試條件單位最小最大VaRnssVos=0V lb=ImA200LLVe. =sV_A__Vsasy .Vc=Vxs lb=1mAT2vVes =10V Ib=6A .0.4LVx=200V Vo=0V1000nAL lesVo=t 20V Vo=0V100圜3光刻版示意圜表2第一次投片后的測試參數lusViRnsVr=200VVos=SVVos=Vxs Ios =1mA| Vos =20V Vos=0V| Vo=- 20V Vx=0VVx=0VVo=0V Io=ImAl 2.14E+004.00F-114.00E-114.00E-09 7.82E+019.43_ 2.03E+002.60E-09-2.48E-094.00E-09 7. 58E+019.352.03E+001.00E-096.80E-10-2.52E- -077.65E+019.45L 2.02E+00.1.64E-09-3.80E-09-1.24E-07 」6.27E+010.47表3第二次投片后的測試參數VapossVasrsupssLs| losVo≈0V lb=ImA| Va=V∞ Io= =1mAVos=200VVo=20VVus=SVVus=OV中國煤化工_2.33E+022. 36E+00.1.52E-07 ↓1.60B-12.32E+02 .1.32E-07 I 3.81E-090HCNMHG182.32E+02L 2.37E+001.24E-07 1.54E-09-1. 13E-089.3[ 2.31E+022.37E+00_ 1.20E-07 」-4.48E-09-1.50E- -08L 9.35102. 數字技術(shù)與應用方數據