新型PSOI LDMOSFET的結構優(yōu)化

鑒。支撐技術(shù)Supporting Technology新型PSOl LDMOSFET的結構優(yōu)化程新紅'，宋朝瑞2，俞躍輝了，姜麗娟，許仲德3( 1.溫州大學(xué)物理與電子信息學(xué)院，浙江溫州325027;2.中科院上海微系統與信息技術(shù)研究所,上海200050; 3.東北微電子所,沈陽(yáng)110021 )摘要:針對溝道下方開(kāi)硅窗口的圖形化SOI (PSOI) 橫向雙擴散MOSFET (LDMOSFET)進(jìn)行了結構優(yōu)化分析，發(fā)現存在優(yōu)化的漂移區長(cháng)度和摻雜濃度以及頂層硅厚度使PSOI LDMOSFET具有最大的擊穿電壓和較低的開(kāi)態(tài)電阻。PSOI 結構的RESURF條件為N。.t =1.8~3 X 10'cm-2。對結構優(yōu)化的PSOILDMOSFET進(jìn)行了開(kāi)態(tài)輸出特性模擬，輸出特性曲線(xiàn)沒(méi)有曲翹現象和負導現象，開(kāi)態(tài)擊穿電壓可達到16V，器件有源區的溫度降低了50"C。結構優(yōu)化有利于提高器件性能和降低器件的開(kāi)發(fā)成本。關(guān)鍵詞:圖形化PSOI ;橫向雙擴散MOSFET:擊穿電壓;結構優(yōu)化中圖分類(lèi)號: TN402文獻標識碼: A文章編號: 1003-353X (2006) 06-0444-04Optimization of PSOI LDMOSFET StructureCHENG Xin-hong', SONG Zhao-rui , YU Yue-hui , JIANG Li-juan 3, XU Zhong-des(1 .Physics and Electronic Information College of Wenzhou University, Wenzhou 325027. China;2.. Shanghai Institute of Microsystem and Information Technology, Chinese Academy of Sciences, Shanghai200050.China; 3.Northeast Institute of Microelectronics, Shenyang 110021, China)Abstract: The optimization of PSOI LDMOSFET structure was achieved through numericalanalysis. There existed optimal drift length, doping concentration, and top silicon thickness mak-ing the structure have high off- breakdown voltage and low on-resistance. The RESURF rule for PSOIstructure wasN,●1.=1.8~3 X 10'2cm-2. The output characteristics of the optimized PSOI structurewere also analyzed. No kink effect or negative conductivity effect were shown, and the device tem-perature decreased about 50°C. The structure optimization was a good way to improve the perfor-mance of the device and decrease the fabrication costs.Key words: PSOI; LDMOSFET; breakdown voltage; structure optimization等浮體效應;(2)埋氧層較差的導熱性造成有源區1引言產(chǎn)生的熱量無(wú)法導入基體，致使器件溫度高，自加.SOI LDMOSFET具有集成度高、寄生電容小、熱效應明顯(5]。增益高、有效輸入功率系數大等特點(diǎn)，是前景看好為了克服浮體效應，常用的方法是體連接技的低功耗功率器件，尤其適用于無(wú)線(xiàn)通信領(lǐng)域中的術(shù)，即在源區插入p+條，使其與體區相聯(lián)，進(jìn)而射頻放大器或者微功耗集成電路1--41。但其面臨兩使碰撞電離產(chǎn)生的空穴導入源極。另外，能同時(shí).個(gè)難題: (1) SOI中的埋氧層阻斷電力線(xiàn)透入基體，抑制浮休效應和白t加執效應.而且比較經(jīng)濟的方法導致項層硅的電力線(xiàn)密集，雪崩擊穿過(guò)早出現，導中國煤化工技術(shù)間，就是將埋氧致SOI LDMOSFET擊穿電壓低于體硅LDMOSFET層IYHCN M H G和襯底區電熱耦合?；痦椖?上海市自然科學(xué)基金(03ZR14109)資助項目D M Garnerl1]等人設計PSOI LIGBT器件擊穿電壓明444半導體技術(shù)第31 卷第6期2006年6月支撐技術(shù)監.Supporing Technology顯高于基于SOI LIGBT器件。Lim HI8, 9)和J M Park流子濃度模型、表面散射模型、場(chǎng)遷移率模型以.等人101的計算模擬結果表明，PSOI LDMOSFET的及碰撞電離模型。將碰撞電離產(chǎn)生的電子和空穴加關(guān)態(tài)擊穿電壓有效提高，同時(shí)器件溫度顯著(zhù)降低，入泊松方程和載流子連續方程中。聯(lián)立求解方程，并且具有更高的開(kāi)關(guān)速度。但.上述PSOI的硅窗口得出漏電流,判斷雪崩擊穿發(fā)生的條件為漏電流達.是開(kāi)在源極或者漏極下面的，這不利于微功耗集成到10~6μA/μm。計算中源極和襯底接地。為了電路中的功率器件與低工作電壓控制電路的隔離，對比，我們同時(shí)分析了體連接SOI LDMOSFET的而且工藝上較難實(shí)現。電熱特性。我們利用掩模注氧隔離技術(shù)(masked SIMOX)3模擬結果和分析成功制備了溝道下方開(kāi)硅窗口低缺陷、無(wú)臺階的.PSOI材料，并且制備了性能優(yōu)良的PS0I3.1 關(guān)態(tài)擊穿特性(柵極偏壓0V )LDMOSFET器件。此結構不會(huì )影響埋氧層的隔離性圖2描述擊穿電壓V與漂移區長(cháng)度L。的關(guān)系。能，而且制備成本低，非常適合產(chǎn)業(yè)化發(fā)展。因漂移區摻雜濃度N為1017cm',埋氧層和頂層硅厚度此,這種結構的PSOI LDMOSFET具有較好的開(kāi)發(fā)為0.2 μ m。V., 隨著(zhù)L。增長(cháng)而變大，當L。大于前景。為了降低成本，有必要對器件結構與電熱學(xué)2μ m時(shí)，V,趨于飽和值。這說(shuō)明對于PSOI器件，性能進(jìn)行系統分析。本文利用Medicil2對硅窗口開(kāi)同樣存在一優(yōu)化的漂移區長(cháng)度，使擊穿電壓最大，在溝道下方的PSOI LDMOSFET結構的電熱學(xué)性能同時(shí)開(kāi)態(tài)電阻相對較小，一定程度 上緩解了高擊穿與結構參數的關(guān)系進(jìn)行了分析。結果表明，存在優(yōu).化的結構參數使PSOI LDMOSFET的性能明顯優(yōu)越4于體連接的SOILDMSOFET結構。; 352器件結構與數值計算模型30圖1是器件結構的橫截面圖。器件為n型N=10"cm3t..=0. 2μmLDMOSFET,硅片為p型，電阻率為10~20 Q 'cm,tox=0. 2um硅窗口長(cháng)度1μm,柵氧厚度為25nm，溝道區硼離20子的摻雜濃度為1.5X 10'7em'，設計的器件閾值電0.51.0.1.52.02.5壓為1.5V，埋氧層厚度(to、) 為0.2um，頂層漂移區的長(cháng)度um硅厚度(1,) 變化范圍為0.2~0.7um。為了獲得圖2 PSOI LDMOSFET 擊穿電壓與漂移區長(cháng)度的關(guān)系最大擊穿電壓和較小的開(kāi)態(tài)電阻，漂移區是根據RESURF (reduced surface field) 規則3)進(jìn)行電壓和低開(kāi)態(tài)電阻的矛盾05。圖3反映了漂移區摻摻雜設計的，此時(shí)器件關(guān)態(tài)擊穿電壓由雪崩擊穿雜對擊穿電壓和橫向表面電場(chǎng)的影響，埋氧層厚度決定14]。Medici 計算中采用如下遷移率模型:載為0.2 μ m。由圖3 (a)可知，擊穿電壓隨著(zhù)漂移區摻雜濃度的增大而增大，達到極值后隨著(zhù)摻雜源極柵極場(chǎng)氧區濃度的增大而減小，這與SOI結構器件的行為相似。當頂層硅的厚度為0. 2μm和0.4μm時(shí)，對n’p型體區9n漂移區I1.。|n應擊穿電壓極值的摻雜濃度分別為1.5X10'7cm3和硅窗口埋氧層.7 X 101cm3，此時(shí)，t.. N.=2.8~3 X 1012cm-2。對于頂層硅厚度固定的PSOI LDMOSFET,同樣存.p型襯底耗盡層的邊界在中國煤化工，使器件具有最大的擊MHCNMHG硅厚度為0.4μ m時(shí)，器件的慣網(wǎng)衣山電場(chǎng)與摻樂(lè )很度的關(guān)系。隨著(zhù)摻雜圖1在溝道下方開(kāi)硅窗口的PSOI LDMO SFET結構截面示意圖濃度的增大，漂移區與體區處pn結的電場(chǎng)逐漸增June 2006Semiconductor Technology Vol. 31 No. 6 445收支撐技術(shù)Supprting Technology5-50 t0葉5F當35-103035 t,t。=0.4 μmr t=0.2μm米25-K20F 1,s2. 0um N=3E16cm330 t15- 5o=0.2um50.20.3 0.4 0.5 0.6 0.7|018頂層硅厚度/ um漂移區的摻雜濃度(101°cm-2)圖4擊穿電壓與頂層硅厚度的關(guān)系(a)擊穿電壓與漂移區摻雜濃度的關(guān)系50r6XI0 rt,=0.6um .5X 1040t.=0.2μmL-2um 5-0.4um之4X10tN=3E16cm3.實(shí)30-臺3X10202x 105i L=2μmt。=0.7μm10個(gè)N=3E16cm'1XI0 tN=7E16ct-30N=8E16cm34XI024距源極的距離/ um距源極的距離/ μm(a)表面電勢的分布(b)器件的橫向表面電場(chǎng)與摻雜濃度的關(guān)系6XIσ r圖3漂移區摻雜濃度對擊穿電壓和表面電場(chǎng)的影響5X10 t5。=0.2μm、大，相反，漂移區與漏極處的n-n+結處的電場(chǎng)逐漸減小。當摻雜濃度為7 X 101'cm3時(shí)，兩個(gè)結處Lj2μmt.;=0.6um3X I0 t N=3E16cm°3的電場(chǎng)幾乎相等。這時(shí)，表面橫向電場(chǎng)最均勻，結處電場(chǎng)達到最小值，因此擊穿電壓能達到最大值。E 2X10因此，對于PSOI結構的器件，存在優(yōu)化的摻雜使1x IO器件滿(mǎn)足RESERF條件，這樣器件具有最大的擊穿=0.7μmi:電壓和相對小的開(kāi)態(tài)電阻。1XI0圖4給出了擊穿電壓與頂層硅厚度的關(guān)系，漂移區摻雜濃度為3 x 10'cm3,擊穿電壓隨著(zhù)頂層硅厚度的增大而增加，當t,=0.6 μ m時(shí)，即t;●(b)相應的表面電場(chǎng)的分布圖5頂層硅厚度對表面勢與橫向表面電場(chǎng)的影響N.=1.8 X 1012cm2,達最大值，然后陡降。中國煤化工圖5反映了器件擊穿時(shí)，不同頂層硅厚度下的漂表面勢曲線(xiàn)的斜率在MHCNMH(9度為0.6μm時(shí)，器移區的表面勢和電場(chǎng)的分布，摻雜濃度為3 Xn-Ir功r1]心取八。3次公化1016cm3。由圖5 (a) 知，當頂層硅厚度為0.2μ m件的擊穿電壓達到最大44V,而且漂移區的表面電446半導體技術(shù)第31 卷第6期2006年6月支撐技術(shù)監Supporting Technology勢變化最為平緩。當頂層硅厚度為0.7μm時(shí)，器00F 環(huán)境溫度300K700件的擊穿電壓達到最小值17V,pn結處電勢曲線(xiàn)的柵極偏壓7VPSOI600蘭斜率最大。圖5(b)給出了相應的表面電場(chǎng)的分200布。當項層硅厚度為0.2μm時(shí)，n-n* 結處的電場(chǎng)-500 K最大:當頂層硅厚度為0.6μm時(shí)，表面電場(chǎng)均勻，pn結和n-n*結處電場(chǎng)相等，結電場(chǎng)達到最小400區值，此時(shí)滿(mǎn)足RESURF條件。當頂層硅厚度為0.7Tmμm時(shí)，pn 結處電場(chǎng)最大，結擊穿現象發(fā)生，所.-30以器件的擊穿電壓最小。-2 01216 20250下面對模擬結果做定性分析。漂移區是由pn-漏極偏壓(V)結的水平方向和埋氧層的垂直方向共同耗盡的10。圖6 PS01 與S0I LDMOSFET 開(kāi)態(tài)輸出特性和器件最高溫度的比較當L。超過(guò)一臨界值Laeo時(shí)，漂移區分1和II兩部翹現象。體連接SOI結構中，出現負的電導現象，分，參見(jiàn)圖1。II區無(wú)pn-結耗盡作用，只是埋.說(shuō)明自加熱效應很?chē)乐?。當漏極偏壓為8V時(shí)，氧層的垂直方向耗盡的，所以此區表面橫向電場(chǎng)為PSOI結構有源區的最高溫度比SOI結構的低50°C,0，表面勢維持常數。這時(shí)漏極偏壓降在I區，L。這對抑制自加熱效應是非常有意義的。的增大并不改變I區，所以擊穿電壓不隨Lg變化;當L Lae,擊穿電壓反而度時(shí)，擊穿電壓飽和，不利于提高器件的集成度變小，參見(jiàn)圖3;當N和L。固定時(shí)，1很小時(shí)，和減小開(kāi)態(tài)電阻。當漂移區長(cháng)度固定時(shí)，漂移區.L.>L，I區充滿(mǎn)漂移區，而且n-n*結橫向電場(chǎng).所容納的電荷數N?！?,=1.8~3X 10'2em2時(shí)，擊大。隨著(zhù)t。增大，Lae。 減小到Lee =L時(shí)，I 區穿電壓最大，開(kāi)態(tài)電阻相對較小，這是PSOI結剛好充滿(mǎn)漂移區，擊穿電壓最大: t。 繼續增大，導構器件的RESURF條件。PSOI器件的輸出特性曲致L> Laep，擊穿電壓變小。參見(jiàn)圖4，5。線(xiàn)平滑，而且有源區的溫度比SOI結構的可降低總結上述分析，漂移區長(cháng)度和摻雜濃度以及頂50°C，所以?xún)?yōu)化的PSOI LDMOSFET結構的電學(xué)層硅厚度對PSOI LDMOSFET的擊穿電壓有很大影.性能和熱學(xué)性能明顯優(yōu)于體連接SOILDMOSFET.響，存在最優(yōu)化設計問(wèn)題。綜合圖3, 4，5可知，PSOI LDOSFET的RESURF條件為N。.t.= 1.8~參考文獻:3X102cm2，而體硅器件的RESURF條件為N?！馵lARNOLD E. Silicon-on-insulator devices for high vol-1= 1~2 X 1012cm-2。tage and power IC applications[J]. J Electrochem Soc,1994, 141(7):1983 - 1988.3.2開(kāi)態(tài)1- V特性和器件溫度模擬(柵極偏壓7V )圖6是PSOI LDMOSFET與體連接SOI結構的[2MATSUMOTO s, HIRAOKA Y, SAKAIT, et al. Ahigh-efficiency thin-film SOI power MOSFET having輸出特性曲線(xiàn)比較。結構是最優(yōu)化的:漂移區長(cháng)度中國煤化工ture for multi-Gigaher為2um，頂層硅厚度為0.2um，漂移區的摻雜濃YHC N M H Glectron Devices, 2001.度為1.5 X 10"cm-3。PSOI 開(kāi)態(tài)擊穿電壓可達到.48:1270一127416V,輸出特性曲線(xiàn)平滑，沒(méi)有浮體效應造成的曲(下轉第459頁(yè))June 2006Semiconductor Technology Vol. 31 No.6 447設計與開(kāi)發(fā)監Design and development計精度，降低成本。本文針對多位單片移相器的特Processing, 2000, 47(4): 274 - 285.點(diǎn)論述了其CAD設計過(guò)程及設計難點(diǎn)，為數控單.[3] AYASLI y, PLATZKER A, VORHAUS J. A monolithic片移相器的研制提供了實(shí)用的解決方案。應用這一single-chip X-band four-bit phase shifter[J]. IEEE研究成果，高性能的X波段單片五位數字移相器以Transactions on Microwave Theory and Techniques,1982, 30 (12): 2201 - 2205.及其他系列數字移相器已經(jīng)開(kāi)發(fā)成功。[4] ANDRICOS C, BAHL I J, GRIFFIN E L. C-band 6-bitGaAs monolithic phase shifter[J]. IEEE Transactions參考文獻:on Microwave Theory and Techniques, 1985, 33(12):[1]李潤旗,李國定,陳兆清，等.微波電路CAD軟件應用技1591一1596.術(shù)[M].北京:國防工業(yè)出版社，1996. 88 - 97.(收稿日期:200601 13)[2] MAYARM K, LEE D C, MOINIAN s, et al. Computer-aided circuit analysis tools for RFIC design: Algorithms,作者簡(jiǎn)介:features, and limitations[J]. IEEE Transactions on謝媛媛(1978-)， 女，工程師，2000 年畢業(yè)于哈爾濱工程大Circuits and Systems-1I: Analog and Digital Signal學(xué)通信工程專(zhuān)業(yè)，現從事射頻與微波集成電路開(kāi)發(fā)和系統集成工作。(上接第447頁(yè))[3] MURARI B, BERTOTTI F， VIGNOLA G A. SmartElctronics, 2003, 47 (2):275 - 281Power ICs[M]. Springer- Verlag,1996.[1] CHENG X H, SONG Z R, DONG Y M, et al. Patterned[4] FIORENZA J G, ANTONIADIS D A, ALMO del JA, et al.silicon-on-insulator technology for RF powerRF power LDMOSFET on SOI[J].IEEE Electron DeviceLDMOSFET [J]. Microelectronic Engineering,200S,Letters, 2001, 22(3):139- 141.81(1):150 - 155.[S] LEUNG Y K, KUEHNE s C, HUANG VSK, et al. Spa-[|2] MEDICI, Technology Modeling Associates Inc.USA,tial temperature profiles due to non-uniform self-hea1997.ting in LDMOS's in thin SOI[J]. IEEE Electron De-[13] APPLES J A, VAES H M J. Highefficiency p()-nn(+)vice Letters, 1997, 18(1):13- 15.back-surface-field silicon solar cell[A].IEDM Tech Dig[6] UDREA F, POPESCU A, MILNE W, et al. Breakdown[C]. Washington DC, 1979 .304 - 307.analysis in JI, SOI and Partial SOl power structures[14] CHUNG S K, HAN sY, SHIN JC, et al. Analytical model[A]. IEEE International SO1 Conference Proceedingsfor minimum drift region length of SOI RESURF diodes. [C], 1997.102 - 103.[J]. IEEE Electron Device Letters, 1996, 17(1): 22. [7] GAMER D M, UDREA F, LIM H T, et al. The integra-tion of high-side and low-side LIGBT on partial sili-[15] CHARITAT G, TRANDUC H, GRANADEL P, et al.con-on-insulator [J]. Solid-State Electronics , 2000，Improvement of the on resistance of power VDMOS44(6): 929 - 935.by surface doping: Effect on the breakdown voltage[8] LIM H T, UDREA F, MILNE W 1I, et al. Switching-[J].Microelectron J, 1990, 21(12):21 - 27.speed enhancement of the LDMOSFETS using partial[|6] KIM 1 J, MATSUMOTO s, SAKAI T, et al. Approach-SOI technology[A]. IEEE International SOI Confeo breakdown voltages in thin-film SOl powerrence Proceedings[C], 1998.53 - 54.MOSFETs[J].Solid-State Electronics, 1996, 39(1): 959] LIM H T, UDREA F, GAMER D M, et al. Modeling of一100.self-heating effect in thin SOl and partial SOI LDMOS(收稿日期: 20051201)power devices[J].Solid-State Electronics, 1999, (43):中國煤化工1267一1280.作.CTHCNMH GI10] PARK M J, GRASSER T, KOSINA H, et al. A numerical程新紅，博士，現從事SUI LUMUS功率器件研究。study of P-SOI LDMOSFETs [J].Solid-StateJune 2006Semiconductor Technology Vol. 31 No. 6 459