基于IP的設計方法

第30卷第6期東南大學(xué)學(xué)報(自然科學(xué)版)Vol.30 No.62000年11月JOURNAL OF SOUTHEAST UNIVERSIIY (.Natural Science Edition)Nov.2000基于IP的設計方法韓奇梁宇魏同立鄭茳賈煒(東南大學(xué)微電了中心,南京210096)(摩托羅拉蘇州設計中心.蘇州215011)摘要為了增強IP模塊的可重用性,需要建立統一有效的基于IP的設計方法以及工業(yè)界廣泛采用的重用標準,開(kāi)發(fā)基于IP的設計工具,建立統一的內部設計環(huán)境，開(kāi)發(fā)大量的高質(zhì)量的IP并建立便于存取的IP庫,提高設計抽象程度.研究基于IP的系統設計方法.關(guān)鍵詞可重用; P;設計方法分類(lèi)號'1N47隨著(zhù)集成電路工藝的發(fā)展,IC規模越來(lái)越大,復雜度越米越高;同時(shí),競爭的加刷要求對市場(chǎng)具有快速的反應能力,縮短產(chǎn)品開(kāi)發(fā)周期.但設計能力的提高卻嚴重滯后于半導體工藝的發(fā)展.兩者的平均增長(cháng)率分別為28%和58%.為解決這一矛盾,必領(lǐng)提高設計人員的設計能.力.其中,設計數據和知識的重用是解決問(wèn)題的關(guān)鍵.設計重用具有重要的價(jià)值.早期數字電子中的標準組件、PCB標準硬件單元等都采用了重用方法.片L系統的興起使電子工業(yè)對設計的可重用性表現出高度的興趣.開(kāi)發(fā)和利用具有知識產(chǎn)權(IP)的功能塊是片上系統設計的重要手段,此方法重用設計思想、設計知識、已有的設計,可極大降低設計成木,縮短設計周期.然而,日前高效率的高性能可重用IP模塊的設計方法和支持相關(guān)進(jìn)程的工具都很缺乏,這些阻礙了軟IP的重用以及SoC設計能力的提高.面對片上系統設計所需IP的廣闊市場(chǎng)前景,系統集成、硬件生產(chǎn)、FDA工具開(kāi)發(fā)商及其新興的IP模塊開(kāi)發(fā)商都將目光集中到可重用IP模塊的設計方法研究.設計標準的制定以及設計工幾、設計環(huán)境和IP模塊庫的開(kāi)發(fā)上.本文從IP標準制定、IP開(kāi)發(fā)策略、IP模塊的設計、IP庫的開(kāi)發(fā)組織、系統設計等多方面對基于IP模塊的可重用設計方法進(jìn)行了分析研究.1IP標準制定為確保IP的高度可重用性,應建立統一的、廣泛采用的IP設計及集成可重用標準.幫助定義IP流不同設計階段的接口,混合匹配不同中國煤化工成以實(shí)現相應的功能并滿(mǎn)足約束條件.叮重用標準是快速有效MHCNMHG許多大公司建立了公司內部重用標準,如厚兒以山以出工川山小沈則2以及摩托羅收稿日期2000-01-23.第- 作者;男.1971 年生,博上研究生.第6期韓奇等:基于 IP的設計方法137拉實(shí)際設計經(jīng)驗.按照VSLA和IEEE標準的組織形式,制定了半導體重用標準(SRS)'.SRS覆.蓋了11個(gè)領(lǐng)城,并首先公布5其中4個(gè)標準.結合使用IP接口標準、IP模塊的交付標準和HDL編碼標準,可使IP開(kāi)發(fā)者創(chuàng )建的軟IP與摩托羅拉體系結構相兼容.隨著(zhù)SOC集成能力的提高.能夠提供給客戶(hù)完全的SOC解決方案的公司較少,多數采用混合使用公司內部和外部的P模塊的方法以加快產(chǎn)品的開(kāi)發(fā).1996年9月,多家公司建立開(kāi)放的聯(lián)合體VSLA( Virtual Souxket Interface Aliance)" ,開(kāi)發(fā)或建議使用重用規范,以支持工業(yè)界對設計可重用的需求. VSIA 主要定義、開(kāi)發(fā)、確認、測試并促進(jìn)與數據格式、測試方法和接1I相關(guān)的開(kāi)放規范,以便于系統開(kāi)發(fā)和設計中不同來(lái)源的IP的混合匹配與重用.符合重用標準的設計模塊可以減少新系統開(kāi)發(fā)的工作量,因此廣泛的工業(yè)界IP重用標準的建立和實(shí)現對IP提供者和系統開(kāi)發(fā)者都很關(guān)鍵.這些標準隨著(zhù)工業(yè)的發(fā)展和設計方法的改變而需要不斷地更新.2IP開(kāi)發(fā)策略片上系統由若干大型預設計、預驗證的可重用核加上一些專(zhuān)用的模塊組成.片上系統的產(chǎn)品設計可分為系統設計和IP模塊設計兩部分.確定SOC方案首先要很好解市場(chǎng)的需要,在項目開(kāi)始之前標識所需的IP, 檢查庫中是否已有，如沒(méi)有則根據公司的IP發(fā)展戰略及叮得的商品IP特性成本評估決定是創(chuàng )建還是購買(mǎi).應盡早進(jìn)行IP市場(chǎng)需求的預測，其目的是在系統集成時(shí)IP已經(jīng)及時(shí)放入庫中,減少集成時(shí)間.根據發(fā)展戰略不同,IP半導體公司分為2類(lèi)3:商品IP設計公司和基于體系結構的IP設計公司.基于標準的商品IP公司屬于服務(wù)性行業(yè).它們主要為系統集成提供通用或專(zhuān)用的可重用IP模塊.基于休系結構的IP公司則希望其半導體產(chǎn)品開(kāi)發(fā)在某一領(lǐng)域建立長(cháng)期的領(lǐng)導.地位.對IP商業(yè)價(jià)值進(jìn)行估計的基礎是建立IP的商業(yè)模型,并對設計和購買(mǎi)成本進(jìn)行評估.IP設計需要增加額外的時(shí)間和成本.它包括創(chuàng )建成本、維護成本、重用成本.高質(zhì)量的叮重用IP設計所需工作量為一-般設計的2.5倍[4].購買(mǎi)成本是使用IP所需繳納的費用.它勺使用的次數有關(guān).成本估算還應考慮集成人員對IP的學(xué)J成本,以及縮短設計周期可能帶來(lái)的市場(chǎng)占有率.此外還要對商品IP 進(jìn)行技術(shù)分析,考慮它的功能、特性、面積、交付件的質(zhì)量、可配置性等是否滿(mǎn)足系統需要以及是否易于集成.3IP設計IP通常被分為3種:軟IP,固IP,硬IP.軟IP為可綜合的HDL描述,其靈活性大,與j具體實(shí)現T.藝尤關(guān),可預測性差，難于重用.硬IP已優(yōu)化映射為特定的工藝庫.可預測性好,但缺乏靈活性和可重用性.硬IP重用已成為現實(shí),相應的方法都已存在.而軟IP由于其最終性能取次于使用者采用的綜合、布局.布線(xiàn)等技術(shù),其關(guān)鍋中國煤化工此需要提供易于使用和集成的廣泛的IP解決方案,以滿(mǎn)足IP模:MYHC NMH Gt于兩者之間,其Motomnla lue. Motorola scniconductor rease xtanrlards. ht://ol.-s. en/.1999-11- 12VSI Aliance. htp:/www. vsi.ong, 19912-26138東南大學(xué)學(xué)報(自然科學(xué)版)第30卷特性估計比較精確.因為固IP經(jīng)過(guò)了平面布局,其特性和面積已進(jìn)行了結構和拓撲結構優(yōu)化.IP和S0C的設計流程如圖1、圖2所示,其每一步驟均需經(jīng)過(guò)驗證根據IP的硬度,IP的設計:流程有所不同.IP設計要求有好的塊邊界定義、統一CAD流程、相同的設計數據組織、標準的基于塊的設計方法，隨著(zhù)重用方法的成熟,還需要開(kāi)發(fā)大量新穎的基于IP的相應的設計工具和集成環(huán)境，以提高設計能力，實(shí)現設計流程的自動(dòng)化.公司內部應建立可重用的設計環(huán)境,采用統-一的重用標準和相同的設計流程,以便于管理所有的EDA工具及其產(chǎn)生的數據,提高公司內部的IP設計的可重用性.系統規范IP規范算法設計十RIL設計↓系統劃分綜合二平面規劃硬件設計軟件設計布局規劃▼系統集成系統驗證圖1IP設計流程圖2 SOC 設計流程在利用IP塊集成系統時(shí),IP的質(zhì)量是最重要的因素. IP必須是可重用可再定向、可配置和可升級的.P不僅是RTL級的描述或布圖，也包括如何實(shí)現、確認、集成并驗證它.高質(zhì)量設計需要好的HDL編碼測試計劃和文檔.當IP開(kāi)發(fā)到RTL級時(shí),確信編碼的質(zhì)量是必須的.綜合約束應可與多個(gè)庫兼容,測試臺應獨立,文檔應包含IP用戶(hù)所需的全部信息.IP模塊的建模對RTL的可重用、可綜合性有重大影響.標準化、結構化、模塊化、參數化是IP模型的常用方法.可升級的IP提供了便利的功能修改方法,以滿(mǎn)足用戶(hù)需要.但H前VHD)I,.和Verilog語(yǔ)育不能提供管理模塊整體體系結構和功能的可升級能力。抽象模型使IP塊的可重用和體系結構的開(kāi)發(fā)更容易、更有效.將面向對象的技術(shù)引入硬件設計5.6,如開(kāi)發(fā)適用IP的類(lèi)的方法，可使IP模塊模型易處理、易構造.嵌入式系統復雜度的提高及產(chǎn)品系列的快速開(kāi)發(fā)要求提高軟件使用水平.因此設計者不僅需要開(kāi)發(fā)硬件IP,還要加強可重用的軟件IP中國煤化工和無(wú)關(guān)兩種類(lèi)型.與硬件相關(guān)的軟件IP常用匯編語(yǔ)言編寫(xiě),對特!件無(wú)關(guān)的軟件IP:TYHCNMHG常用C語(yǔ)言編寫(xiě),可重用性好.設計者可針對不........9..發(fā)適當類(lèi)型的軟件IP.第6期韓奇等:基于IP的設計方法1394 IP庫的建立真正實(shí)現設i計的可重用,不僅需要標準有效的IP設計方法、相應的設計工具和集成環(huán)境以及大量高質(zhì)量的可重用IP模塊,還需要建立便于存取的IP庫[7-9].IP設計完成后,所有放人IP中的IP模塊都必須經(jīng)過(guò)接口化,產(chǎn)生所需的可視信息并符合命名標準.可視信息包括時(shí)序信息、已編譯的模擬模型以及其它一些文件.摩托羅拉的IP塊交.付件標準給出了所需信息的完整列表.然后檢查所產(chǎn)生的信息是否滿(mǎn)足重用標準以及信息之間、信息與上具、庫和硬件平臺之間的兼容性.經(jīng)過(guò)驗證之后,符合要求的IP 放人IP庫中.P庫應擁有大量高質(zhì)量的可重用IP模塊，并建立可在全球范圍快速搜尋、評估、選擇可重用IP模塊的網(wǎng)絡(luò )系統['0i.為建立統..庫的數據組織管理方法,庫結構應與設計結構相同,所有的設計數據組織也應相同，以達到各種不同類(lèi)型的IP的信息的共享.利用IP交付件,并根據應用范圍、關(guān)健特征以及面向對象技術(shù)等對IP進(jìn)行分類(lèi),建立穩定的分類(lèi)方案.將可獲得的IP及其描述信息放人相應的數據庫中,以便于用戶(hù)檢索.描述信息可分為靜態(tài)信息和動(dòng)態(tài)信.息.靜態(tài)信息對所有IP是必須的和強制性的,如IP的名稱(chēng)、功能描述等;動(dòng)態(tài)信息則包括目標庫、重用的次數等. IP的數據庫應可以動(dòng)態(tài)地改進(jìn),這樣易于維護. IP庫- .般建立客戶(hù)服務(wù)器結構,由一個(gè)集中式IP數據管理服務(wù)器和多個(gè)由分布式IP提供者局部管理的服務(wù)器構成.IP提供者可上載、維護IP數據,定義IP 的特性,確保相關(guān)信息可得. IP用戶(hù)叮搜索、選擇并下載所需的IP數據.IP庫的構建基于網(wǎng)絡(luò )信息共享,需要保護知識產(chǎn)權.保護技術(shù)可分為末動(dòng)和被動(dòng)兩種".傳統保護利用法律手段,如專(zhuān)利和版權watemarking 為IP保護協(xié)議(川",可嵌人設計作為設計整體的-.部分而不影響功能,難以檢查和去除,需要進(jìn)一步開(kāi)發(fā).主動(dòng)的保護方法,如采用密碼術(shù)和被編譯的模型,使客戶(hù)不需存取源模型就可以用黑盒進(jìn)行系統設計.5基于IP的系統設計隨著(zhù)芯片密度的增大.傳統的基于HDI,的RTL/C設計方法限制了設計的重用和更新.不能滿(mǎn)足快速變化的市場(chǎng)需求.基于IP的SOC設計方法成為近年的研究熱點(diǎn).該方法在設計周期的早期開(kāi)發(fā)系統解決方案.重用IP模塊將它們集成以滿(mǎn)足特定的系統規范,如圖2所示.其設計過(guò)程可分為4個(gè)基本步驟(2:高層系統設計,IP創(chuàng )建,IP集成和SOC驗證.1)高層系統設計 高層系統設計包括系統規范、算法設計和體系結構設計.首先建立系統需求、功能規范,然后開(kāi)發(fā)相應的算法和體系結構,建立詳細的功能、特性和結構模型.系統規范得到細化,成為需求、功能規范和系統體系結構規范的組臺.現有兒種常用的系統級描述語(yǔ)言,如C/C++ , HDL( VHDL, Verilog), JAVA等(13-17]. 應建立形式化的系統級描述語(yǔ)言,使高層系統設計可執行.目前國際上正在拓展系統級描述語(yǔ)言的功能，以提高設計的可重用性,例如將面向刈象的中國煤化工設計者必須仔細考慮系統體系結構10-22]決易于集成.基于CNMHG核的嵌人式系統設計和公用的總線(xiàn)結構22]1確?！箁伏狀問(wèn)的思舊，假明」IP 的重用.當IP的重用變得簡(jiǎn)單時(shí),可進(jìn)-一步開(kāi)發(fā)芯片體系結構的可重用性[191.常用基于平臺的體系結構開(kāi).發(fā)產(chǎn)品系列.衍生產(chǎn)品采用相同的處理器內核和通訊總線(xiàn),并可根據用戶(hù)需要,選擇不同的外東南大學(xué)學(xué)報(自然科學(xué)版)第30卷設和加速硬件.或改變軟件.現在,算法和體系結構的設計實(shí)現多為人工完成,不能從系統規范產(chǎn)生叮預測、可重復的結果.需要開(kāi)發(fā)新的基于應用的基于體系結構的設計方法和設計工具以有效開(kāi)發(fā)、比較、優(yōu)化系統實(shí)現方案,實(shí)現系統級描述語(yǔ)言和綜合工具、驗證工具之間的連接,完成從規范到實(shí)現及系統模型驗證的全過(guò)程.2) IP設計當系統規范確定后 ,組成系統的宏模塊被進(jìn)-步劃分為子模塊,并制定子模塊規范.設計者通過(guò)IP庫搜索是否有符合規范的子模塊.如有則調入系統設計的集成環(huán)境進(jìn).行集成,如沒(méi)有則根據公可的戰略決策和對外部IP進(jìn)行的搜索評估,決定是創(chuàng )建還是購頭.IP設計者應在設計流程早期決定IP類(lèi)型,因為硬IP不僅僅是軟或固IP設計流程簡(jiǎn)單的拓展,設計者在設計的物理約束階段就需要決定是否采用硬IP重用設計流程.3)IP集成系統設計周期占主導地位的是IP集成時(shí)間,而不是IP組件設計時(shí)間.需要開(kāi)發(fā)相應的IP集成方法、1具和環(huán)境,以簡(jiǎn)化IP模塊的重用,提高SOC設計的效率.網(wǎng)絡(luò )的發(fā).展,不僅可以通過(guò)網(wǎng)絡(luò )共享信息,還可以執行設計的關(guān)鍵任務(wù).例如，采用并行、分布式系統設計技術(shù),在多臺機器上同時(shí)進(jìn)行P的集成和模擬驗證[2].P集成者搜索并選擇所需的IP 模塊,混合、匹配以重用這些來(lái)自多個(gè)提供商的P模塊.成功的IP集成需要每一IP模塊適當的相應信息,這樣P集成者可專(zhuān)注于設計問(wèn)題.影響IP選擇最關(guān)鍵的因素是文檔質(zhì)量、所選驗證環(huán)境的能力和P可重用性記錄.如果IP交付信息符合交付標準,IP模塊的混合、匹配相對簡(jiǎn)單,但無(wú)法混合、匹配不同處理器子系統的應用軟件IP.P需要客戶(hù)化以滿(mǎn)足應用[241.客戶(hù)化包括IP選項的選擇,IP間接口的建立.只有提供給客戶(hù)抽象且精確的模型,才叮能選擇出最適宜的參數.接口綜合技術(shù)(25-261 自動(dòng)產(chǎn)生IP間的連接邏輯,使IP能與系統其它部分一起正常工作.這需要在功能級建立硬軟件驅動(dòng)器、操作系統和應用軟件接口,以使標準總線(xiàn)成為基于IP設計方法的主干.4) SOC驗證面對驗證過(guò) 程復雜度的提高,設計的驗證是對SOC設計的又一新挑戰.采用層次化驗證方法,在不同的抽象層次建立模型和測試臺127-2)以減少驗證時(shí)間.從IP的角度，驗證可被分為IP驗證、集成驗證和系統驗證.驗證過(guò)程依賴(lài)于測試計劃模型的質(zhì)量、測試臺、可重用IP模塊的持久性和驗證流程的合理性.所有主要IP模塊都必須進(jìn)行驗證.軟件驗證技術(shù)可減少驗證過(guò)程的延長(cháng).在HDL級驗證越多,最后驗證:越簡(jiǎn)單.IP的重用包括測試的重用，IP集成者可根據IP開(kāi)發(fā)者提供的測試臺進(jìn)行IP驗證,也可根據已有的測試結果或抽象的模型進(jìn)行評估.集成驗證主要處理IP模塊問(wèn)通訊的驗證.在寄存器傳輸級，有點(diǎn)點(diǎn)間處理和總線(xiàn)功能模式兩種驗證方法.系統驗證檢查整個(gè).芯片的實(shí)際應用,它著(zhù)雨于系統，而不足模塊的能力.由于系統測試的高度復雜性,測試典型情況比特殊悄況更更要.提高模塊的抽象層次，建立專(zhuān)用的硅快速原形使系統驗證更為有效.中國煤化工6總結.MHCNMHG設計的重用是解決設計能力和芯片集成能力時(shí)有效力么個(gè)義總組萬(wàn)價(jià)了基于IP設計方法的研究現狀及存在的問(wèn)題,從多方面探討了如何提高設計的叮重用性:建立統-的有效的基于P的設計方法,建立工業(yè)界廣泛采用的重用標準,開(kāi)發(fā)基于IP 的設計工具,建立統一的內第6期韓奇等:基于 IP的設計方法141部設計環(huán)境,開(kāi)發(fā)大量的高質(zhì)量的IP并建立便于存取的IP 庫,提高設計抽象程度,研究基于P的系統設計方法.參考文獻1 Kicikcakar K. Analysis of emenging core based design lfecycle. In; Proceedings of the ICAD. San Jose, Calif,1998. 445 ~ 4492 Keating M, Bricaud P. Reuse mehodology manual for system- on a ehip designs. Dorecht: Kluwer Academic Publish.ers, 19983 Zachery G. (Commodity IP vs. architectuml IP. In: Syuposium on VISI Circuits Digest of Technical. Honolulu, HI,1998. 74~ 754 Haase J. Dexsign mehodology for P providers. In; Borrione D, Emst R, eds. Procedings of he Desipn, Autonationand Test in Furope Conference and Exhibition. Minich, Cemuary, 1999. 728 ~ 7325 Djafni B, Benakki J. 00VHDL: objeet orienled VHDL. In; Proceedings of the VIDL Intermationul Usens Forun FallCornference. Santa Clara, USA, 1997. 54- 596 Ashendcn PJ, Wilscy P A. Marin D E. SUAVE: exterdling VHDL to improve data modeling support. EE Desigmn &Ts of Compuers, Lox Alaunilors, 1998, 15(2): 34-447 Shindler P, Weidenbacher K, 7immemann Y. P repositry, a web based IP rouse ifnastucture. In: Poceedings ofthe EEE Custon Inegatul Circuits Conference. New York，1999. 415 ~4188 Filippi E, Licciandi L, MontanaroA, et al. The vitual chip set: a parametic IP library for systemn on a chip design.In: Pocoedings of the IEEE Custom Inegrated Ciruits Conference. New York, 1998. 97~ 1009 Peixolo H P, Jaomne M F, Royo A, et al. The design space layer: supporting early design spacc exloration for core-based design. In: Borrione D, Erst R, els. Proceedings of the Design, Automation and Test in Earope Confereaceand Exhibtion, Miruich, Gemany, 1999. 676 ~ 68310 ()lcoz s, (astelvi A. (Garcia M. lmproving VHDL sof-cores with sofware like reviews and audits procedures. InPreedings Intenatioral Verilog HDL Conference and VHDL. Intermational Isers Fonm. Santa Claru, USA. 1998. 143-146.11 Kahng A B, lach J. Mangionc Simth w H, et al. Watenwurking techniques for itellctual pmperty prolcction. In:Procedings of the 36thDAC. San Francisco, Calif, 1998. 776~ 78112 Bricud P J. IP reuse creatiou for systen- on-a-chip design. In; Pocedings of the IEEE custom integrated cireuitsconfereuce. New York, 1999. 395 ~ 40]3 Lavafno L. Sanjovanni- vncenell A.5ystcmn level design mdels and imlementation techniques. In: Preelins In-lemational Conference on Aplication of Concurency w System Design. Piseata way, NJ. 1998. 24-3214 AshendenP J. Wilsey P A. (orsiderauins on sytenrlevel behavioral and stnucturul modeling exrains 10 VHDL.In: Poeedings of the IEEE lnterutional Verilog HDI. conference. Sanla Clara, USA. 1998. 42- 50I5 Chosh A, kunkel J, Liao s. Handware symtbsis fromC/C+ +. In; Borione D. Ens! R, els. Desigm. Automnationand Test in Eumpe Conferenec and Exhibition. Minich,16 Hleischman」. Butherioler K. Kress R. Java driven中國煤化Ileded ytems. n:Perulings of the 37th DAC. San Francisco, Calif. 1999.THCNMHG17 ChouP. Onega R, Hines K, et al. IPCHIN0OK: An integatrd P based design franework for dsnibued embeldledsystemn. In; Proreelings of the 37h DAC. San Francisco. (alif, 99 44-49l8 Liao s, Tjang s, Cupla R. An eficient implementatiun of reactivity for modeling hardware in the scenic dxsign envi-東南大學(xué)學(xué)報(自然科學(xué)版).第30卷ronment. In; Proceedings of the 34uh DAC. San Fruncisco, Calif, 1997. 70~ 7519 Martin G. Design methodologies for system level IP. In: Borrione D, Emst R, eds. Proceedings Design, Automationand Test in Europe. Paris, 1998. 286 - 28920 Gopisetty R, Hsu K, Chakankar A. Metbodology for proces portable hard IP block creation using cell based aray ar.chitecture. In; Proeedings Eleventh Annual IEEE Intemational ASIC Conference. Rochester, 1998. 271 -27521 Wingard D, Kurosawa A. Integration architecture for system- on-a- chip design. In: Proceedings of the IEEE custom in.tegrated circuits conference . New York, 1998. 85 ~ 88 .22 Remaklus W. On chip bus structure for custon core logic designs. In: Proceedings of the Wesoon. Anaheim, 1998. 7~ 1423 Dalpaso M, Bogliolo A, Benini L. Specification and validation of disrmibuted IP based designs with JavaCAD. In:Poceedings of the Design, Automation and Test in Europe Conference and Exhibition. Minich, Gemanry, 1999. 684 ~68824 Agaese J, Laurent B. Virtual component application and customization. In: Proceedings of the Design, Autonationand Test in Eurupe Conference and Exhibition. Minich, Gemany, 1999.9 726 ~ 72725 Passerone R. Rowson J A. Autonatic synthesis of iterfacs between incompatible procols. In: Pocedines of the36h DAC. San Francisco, (alif, 1998. 8~ 1326 Smith J, Micheli G D. Automnated compsin of handware conponents. In: Pocedings of the 35th DAC. San Fran-isco, (Calif, 1998. 14~ 1927 Frank G A. Cray F C, Gopalakrisnan s, et al. Reuse of models and tsbenches at diferet levels of abtract. InPoedings of the 1EEE Intemational Venilog HDL conference. Santa Clara, 1998. 130~ I3728 ChauhanP, Clarke EM. Li Y, et al. Venifying IP-Core based sytem on-chip design. hn: Snidhar R, Buchner T,Krishnamurthy R K,ods. Poxding of the 12h.ASIC/SOC Conference. Pttsbugh, USA, 199.27-2929 lahiri K, Raghunathan A, Dey S. Fast performance analysis of hus- based systerm-o-chip conunication. In: Prorcedings of the CAD. Los Alamitos, Calif, 199.566~ 572IP-Based Design MethodologyHan QilLiang Yu Wei Tongli' Zheng Jiang?Jia Wei2(Mcelectnrics Crnter, Soubheat Univernity. Nanjing 210096)(Motunla Eletrrics LTD. Suzhou Braunch. Suthou 215011)Abstract:In order to improve reusablity of IP module, this paper will research IP-based designmehodology as viewed from reuse standards building, IP development strategy, IP repository building,system design methodology. I is essential to establish unitive efective IP-based design methodology andwidely adopted industry standards, to develop desigild unitive inner de-中國煤化工sign envionment, develop high quality IP and accesE designabstractlevelto research IP based system design methodology .TYHCNMHG.Key words: reusable; IP; design methodology