EDA技術(shù)及其應用

第19卷第3期山東理工大學(xué)學(xué)報(自然科學(xué)版)Vol.19 No.32005年5月.Journal of Shandong University of Technology(Sci & Tech)May 2005文章編號:1672-6197(2005)03 -0056-04EDA技術(shù)及其應用董傳岱',趙波", 李震梅'(1.山東理工大學(xué)電氣與電子工程學(xué)院,山東淄博255049;2.淄博職業(yè)學(xué)院機電工程系,山東淄博255013)商要:論述了EDA技術(shù)及其發(fā)展,并詳細介紹了基于VHDL的自頂向下的設計方法以及.EDA技術(shù)的特點(diǎn),對EDA技術(shù)的發(fā)展趨勢也做了介紹.關(guān)鍵詞: EDA;系統;模型;仿真中圖分類(lèi)號: TP391.7文獻標識碼: AEDA design technology and applicationDONG Chuan-dai', ZHAO Bo2, LI Zhen-mei'(1. School of Electric and Electronic Engineening, Shandong University of Technology , Zibo 255049, China;2. Department of Mechanical and Electrical Engineering, Zibo Vocational Intiute, Zibo 255013, China)Abstract: The development of EDA technology was reviewed and the characteristics of EDA tecb-nology and the from- top to bottom design method based on VHDL technology were introduced indetail.Key words: electronic design automation(EDA); system; model; simulation1 EDA技術(shù)及其發(fā)展EDA(electronic design automation)技術(shù)是現代電子設計技術(shù)的核心. EDA技術(shù)就是依賴(lài)功能強大的計算機,在EDA工具軟件平臺上,對以硬件描述語(yǔ)言HDL(hardware description language)為系統邏輯描述手段完成的設計文件,自動(dòng)地完成邏輯編譯、邏輯化簡(jiǎn)、邏輯分割、邏輯綜合、結構綜合(布局布線(xiàn)) ,以及邏輯優(yōu)化和仿真測試,直至實(shí)現既定的電子線(xiàn)路系統功能. EDA技術(shù)使得設計者的工作僅限于利用軟件的方式,即利用硬件描述語(yǔ)言和EDA軟件來(lái)完成對系統硬件功能的實(shí)現. [1]EDA技術(shù)在硬件實(shí)現方面融合了大規模集成電路制造技術(shù), IC版圖設計技術(shù)、AISC測試和封裝技術(shù)、FPGA/CPLD編程下載技術(shù)、自動(dòng)測試技術(shù)等;在計算機輔肋T程方面融合了計算機輔助設計(CAD)、計算機輔助制造(CAM)計算機輔助測試(CA中國煤化工技術(shù)以及多種計算機YHCNMHG收稿日期: 2004-05-11作者簡(jiǎn)介:董傳岱(1956 -),男,教授.第3期董傳岱，等:EDA技術(shù)及其應用57語(yǔ)言的設計概念;而在現代電子學(xué)方面則容納了更多的內容,如電子線(xiàn)路設計理論數字信號處理技術(shù)、數字系統建模和優(yōu)化技術(shù)及長(cháng)線(xiàn)技術(shù)理論等等.因此，EDA技術(shù)為現代電子理論和設計的表達與實(shí)現提供了可能性.EDA技術(shù)不是某- -學(xué)科的分支,或某種新的技能技術(shù),應該是-門(mén)綜合性學(xué)科.它融合多學(xué)科于- -體,打破了軟件和硬件間的壁壘,使計算機的軟件技術(shù)與硬件實(shí)現、設計效率和產(chǎn)品性能合二為一,它代表了電子設計技術(shù)和應用技術(shù)的發(fā)展方向.就過(guò)去近30年的電子技術(shù)的發(fā)展歷程,可大致將EDA技術(shù)的發(fā)展分為三個(gè)階段.第一階段20 世紀70年代,集成電路制作方面,Mos工藝已得到廣泛的應用.可編程邏輯技術(shù)及其器件已經(jīng)問(wèn)世,計算機作為-種運算工具已在科研領(lǐng)域得到廣泛的應用.而在后期,CAD的概念已見(jiàn)雛形.這一階段人們開(kāi)始利用計算機取代手工勞動(dòng),輔助進(jìn)行集成電路版圖編輯、PCB布局布線(xiàn)等工作.第二階段20 世紀80年代,集成電路設計進(jìn)入了CMOS(互補場(chǎng)效應管)時(shí)代.復雜可編程邏輯器件已進(jìn)人商業(yè)應用,相應的輔助設計軟件也已投人使用.而在80年代末,出現了FPGA(F),CAE和CAD技術(shù)的應用更為廣泛,它們在PCB設計方面的原理圖輸人、自動(dòng)布局布線(xiàn)及PCB分析,以及邏輯設計、邏輯仿真、布爾方程綜合和化簡(jiǎn)等方面擔任了重要的角色,特別是各種硬件描述語(yǔ)言的出現應用和標準化方面的重大進(jìn)步,為電子設計自動(dòng)化必須解決的電路建模標準文檔及仿真測試奠定了基礎.第三階段進(jìn)入20世紀90年代，隨著(zhù)硬件描述語(yǔ)言的標準化得到進(jìn)一步的確立,計算機輔助工程、輔助分析和輔助設計在電子技術(shù)領(lǐng)域獲得更加廣泛的應用,與此同時(shí)電子技術(shù)在通信、計算機及家電產(chǎn)品生產(chǎn)中的市場(chǎng)需求和技術(shù)需求,極大地推動(dòng)了全新的電子設計自動(dòng)化技術(shù)的應用和發(fā)展.特別是集成電路設計工藝步入了超深亞微米階段,百萬(wàn)門(mén)以上的大規模ASIC設計技術(shù)的應用,促進(jìn)了EDA技術(shù)的形成.更為重要的是各EDA公司致力于兼容各種硬件實(shí)現方案和支持標準硬件描述語(yǔ)言的EDA工具軟件的研究,都有效地將EDA技術(shù)推向成熟.EDA技術(shù)在進(jìn)入21世紀后,得到了更大的發(fā)展,突出表現在以下幾個(gè)方面:1)使電子設計成果以自主知識產(chǎn)權的方式得以明確表達和確認成為可能.2)在仿真和設計兩方面支持標準硬件描述語(yǔ)言的功能強大的EDA軟件不斷推出.3)電子技術(shù)全方位納人EDA領(lǐng)域,除了日益成熟的數字技術(shù)外,傳統的電路系統設計建模理念發(fā)生了重大的變化:軟件無(wú)線(xiàn)電技術(shù)的崛起,模擬電路系統硬件描述語(yǔ)言的表達和設計的標準化,系統可編程模擬器件的出現,數字信號處理和圖像處理的全硬件實(shí)現方案的普遍接受,軟硬件技術(shù)的進(jìn)一步融合等.4)EDA使得電子領(lǐng)域各學(xué)科的界限更加模糊,更加互為包容:模擬與數字、軟件與硬件、系統與器件、專(zhuān)用集成電路ASIC與FPGA( field programmable gate array)行為與結構等.5)更大規模的FPGA和CPLD(complex programmable logic device)器件的不斷推出.6)基于EDA工具的ASIC設計標準單元已涵蓋大規模電子系統及IP核模塊.7)軟件IP 核在電子行業(yè)的產(chǎn)業(yè)領(lǐng)域、技術(shù)領(lǐng)域和設計應用領(lǐng)域得到進(jìn)一步確認(IP即Inte1lectua1 property, 即知識產(chǎn)權的簡(jiǎn)稱(chēng),往往指- -個(gè)公司出售給另-一個(gè)公司的硬件書(shū)記包).8)單片電子系統SoC(system on a circuit)高效低成本設計技術(shù)的成熟.2基于VHDL的自頂向下的設計方法[2,3]硬件描述語(yǔ)言是EDA技術(shù)的重要組成部分, VHDL是作為電子設計主流硬件的描述語(yǔ)言, VHDL的英文全名是VHSIC( very high speed integrated dircuit)HardvVHDL不僅可以作為系統模擬的建模工具,而且可以作為電路系統的設計工中國煤化工HDL源碼自動(dòng)地轉化為文本方式表達的基本邏輯元件連接圖,即網(wǎng)表文件TYHCN M H G述能力,能從多個(gè)層次對數字系統進(jìn)行建模和描述,從而大大簡(jiǎn)化了硬件設計任務(wù),提高了設計效率和可靠性.VHDL支持各種模式的設計方法，使設計者可以專(zhuān)心致力于其功能的實(shí)現,而不需要對不影響功能的58山東理工大學(xué)學(xué)報(自然科學(xué)版)2005年與工藝有關(guān)的因素花費過(guò)多的時(shí)間和精力.傳統的電子設計技術(shù)通常是自底向上的,即首先確定構成系統的最低層的電路模塊或元件的結構和功能,然后根據主系統的功能要求,將它們組合成更大的功能模塊,使它們的結構和功能滿(mǎn)足高層次系統的要求.以此流程,逐步向上遞推,直至完成整個(gè)目標系統的設計.設計中,無(wú)論哪-層出現問(wèn)題,往往需要全部重新設計,使其設計效率低、可靠性差、費時(shí)費力、且成本較高等.在EDA技術(shù)應用中,采用自頂向下的設計方法,也就是在整個(gè)設計流程中各設計環(huán)節逐步求精的過(guò)程.一個(gè)項目的設計過(guò)程包括從自然語(yǔ)言說(shuō)明到VHDL的系統行為描述、系統的分解、RTL模型的建立、門(mén)級模型產(chǎn)生,到最終的可以物理布線(xiàn)的底層電路、涉及硬件的物理結構實(shí)現方法和測試,整個(gè)設計周期均利用計算機完成.圖1給出了自頂向下設計流程的框圖說(shuō)(1)設計說(shuō)明書(shū)(7)測試向量生成明,它包括如下設計階段:1)提出設計說(shuō)明書(shū),即用自然語(yǔ)言表達系統項目的功能特點(diǎn)和技術(shù)參數等.2)建立VHDL行為模型,這一-步是將設計(2) 建立VEDL行為祺型(8)功能仿真說(shuō)明書(shū)轉化為VHDL行為模型.3)VHDL行為仿真.這一階段可以利用VHDL仿真器(如ModelSim、Verilog-XL)對頂(3) VIDL行為仿真(9)結枸綜合層系統的行為模型進(jìn)行仿真測試，檢查模擬結果,繼而進(jìn)行修改和完善.這一過(guò)程與最終實(shí)現的硬件毫無(wú)關(guān)系.4)VHDL-RTL級建模. VHDL只有部分語(yǔ)(4) VHDU-RTL級建樸(11)門(mén)級時(shí)序仿真句集合可用于硬件功能行為的建模,因此在這一階段,必須將VHDL的行為模型表達為VHDL行為代碼(或VHDLRTL級模型). VHDL行為(5)前端功能仿真硬件測試代碼是用VHDL中可綜合子集中的語(yǔ)句完成的,即可以最終實(shí)現模擬器件的描述.5)前端功能的仿真.在這一階段對VHDL(6)邏輯綜合設計先成RTL級模型進(jìn)行仿真.6)邏輯綜合,使用邏輯綜合工具將VHDL行為級描述轉化為結構化的門(mén)級電路.圈1自頂向下設計的流程7)測試向量生成.8)功能仿真.利用獲得的測試向量對ASIC的設計系統和子系統的功能進(jìn)行仿真.9)結構綜合.主要將綜合產(chǎn)生的表達邏輯連接關(guān)系的網(wǎng)表文件,結合具體的目標硬件環(huán)境進(jìn)行標準單元調用、布局、布線(xiàn)和滿(mǎn)足約束條件的結構優(yōu)化配置,即結構綜合.同時(shí)生成VHDL格式的時(shí)序仿真文件等.10)門(mén)級時(shí)序仿真.在這一級中將使用門(mén)級仿真器或使用VHDL仿真器進(jìn)行門(mén)級時(shí)序仿真,在計算機上了解更接近硬件目標器件工作的功能時(shí)序.這些仿真成功完成后就可以將設計提供給生產(chǎn)工序了.11)硬件測試.這是對最后完成的硬件系統進(jìn)行檢查和測試.3 EDA 與傳統電子設計方法的比較[4]中國煤化工MHCNMHG3.1 手工設計方法的缺點(diǎn)傳統的電子設計方法大多都是手工設計.設計時(shí)一般先按照電子系統的具體要求進(jìn)行功能劃分出第3期董傳岱,等:EDA技術(shù)及其應用59模塊,然后畫(huà)出每個(gè)模塊的原理圖,再據此選擇元器件，設計電路版,最后進(jìn)行實(shí)測與調試.手工設計主要有下列缺點(diǎn):1)復雜電路的設計、調試十分困難.2)如果某-過(guò)程存在錯誤,查找和修改十分不便.3)設計過(guò)程中產(chǎn)生大量文檔,不易管理.4)對集成電路設計而言,設計實(shí)現過(guò)程與具體生產(chǎn)工藝直接相關(guān),因此可移植性差.5)只有在設計出樣機或生產(chǎn)出芯片后才能進(jìn)行實(shí)測.3.2 EDA 技術(shù)的特點(diǎn)在設計電子系統或集成電路時(shí),與手工設計方法比較,EDA技術(shù)主要有以下特點(diǎn):1)采用硬件描述語(yǔ)言作為設計輸人.2)各類(lèi)庫的引人.如邏輯仿真時(shí)的模擬庫、邏輯綜合時(shí)的綜合庫以及版圖庫測試庫等.3)設計文檔的管理簡(jiǎn)化.4)強大的系統建模、電路仿真功能.5)具有自主知識產(chǎn)權.由于EDA技術(shù)用HDL表達的成功的專(zhuān)用功能設計在實(shí)現目標方面有很大的可選性,它既可以用不同來(lái)源的通用FPGA/CPLD實(shí)現，也可以直接以ASIC來(lái)實(shí)現,設計者擁有完全的自主權.6)開(kāi)發(fā)技術(shù)的標準化、規范化以及知識產(chǎn)權IP核的可利用性強.7)適用于高效率大規模系統設計的自頂向下設計方案.8)全方位地利用計算機自動(dòng)設計、仿真和測試技術(shù).9)對設計者的硬件知識和硬件經(jīng)驗要求低.10)與CPU為主的電路系統相比,EDA技術(shù)高速性能好.11)電路可靠性高.4 EDA 的發(fā)展趨勢隨著(zhù)系統開(kāi)發(fā)對EDA技術(shù)的目標器件各種性能要求的提高,ASIC和FPGA將更大程度相互融合.這是因為雖然標準邏輯器件ASIC芯片尺寸小、功能強大、耗省電,但設計復雜,并且有批量生產(chǎn)要求;可編程邏輯器件開(kāi)發(fā)費用低廉,能在現場(chǎng)進(jìn)行編程,但卻體積大、功能有限，而且功耗較大.因此,FPGA和ASIC正在走到--起,互相融合,取長(cháng)補短.由于--些ASIC制造商提供具有可編程邏輯的標準單元，可編程器件制造商重新對標準邏輯單元發(fā)生興趣,而有些公司采取兩頭并進(jìn)的方法,從而使市場(chǎng)開(kāi)始發(fā)生變化,在FPGA和ASIC之間正在誕生--種“雜交”產(chǎn)品,以滿(mǎn)足成本和上市速度的要求.例如將可編程邏輯器件嵌人標準單元.現今也在進(jìn)行將ASIC嵌人可編程邏輯單元的工作.目前,許多PLD公司開(kāi)始為ASIC提供FPGA內核. PLD廠(chǎng)商與ASIC制造商結盟,為soc設計提供嵌入式FPGA模塊,使未來(lái)的ASIC供應商有機會(huì )更快地進(jìn)人市場(chǎng),利用嵌人式內核獲得更長(cháng)的市場(chǎng)生命期.傳統ASIC和FPGA之間的界限正變得模糊.系統級芯片不僅集成RAM和微處理器,也集成FP-GA.整個(gè)EDA和IC設計工業(yè)都朝這個(gè)方向發(fā)展.參考文獻:中國煤化工[1]王鎖萍.電子設計自動(dòng)化(EDA)教程[M].成都:電子科技大學(xué)出版社,000.[2]邊計年,薛宏熙.用VHDL設計電子線(xiàn)路[M].北京:清華大學(xué)出版社,000.MHCNMHG[3]黃正謹,徐堅.CPLD 系統設計技術(shù)人門(mén)與應用[M].北京:電子工業(yè)出版社,2002.[4]潘松,黃繼業(yè). EDA技術(shù)實(shí)用教程[M].北京:科學(xué)出版社,2002.