基于試驗設計技術(shù)的IC優(yōu)化設計

第28卷第4期電子器件Vol.28 No. 42005年12月Chinese Journal of Electron DevicesDec.2005IC Optimization Design Based on Experimental DesignYOU Hai-long ,ZHANG Xiao -bo,JIA Xin-zhang1. School Of Microelectronics, Xidian Univ. ,Xi" an 710071, China;( 2. Key Lab of Ministry of Education for Wide Band -Gap Semiconductor Materials and Devices, Xi'an 710071, China)Abstract : The optimization design of integrated circuit (IC) with multi-specifications and many parame-ters, simply to rely on EDA ( Electronic Design Automatic) has the problems of low efficiency and havingrestriction on the number of specifications and parameters. By setting up the statistical models relating thespecifications with parameter and then optimizing circuit design with the suggested experimental designtechnology the above-mentioned problems could be solved. The design of a low-power integrated operationamplifier with 4 parameters and 3 specifications is optimized using this method. Through 16 simulation ex-periments, the optimization design is completed. This method has superiority to the optimization design ofthe integrated circuit with multi-specifications and many complicated parameters.Keywords :experimental design ; statistical model ; low- power integrated operation amplifier ; simulation ex-perimentEEACC:2220; 0260基于試驗設計技術(shù)的IC優(yōu)化設計游海龍,張小波,賈新章1 1.西安電子科技大學(xué)微電子學(xué)院,西安710071;2.寬禁帶半導體材料與器件教育部重點(diǎn)實(shí)驗室，西安710071摘要:現代集成電 路(IC)的優(yōu)化設計主要依靠EDA工具完成。但是針對多指標、多參數的IC設計,單純依靠EDA工具存在效率低以及指標和參數個(gè)數限制等問(wèn)題。從試驗設計技術(shù)出發(fā),以EDA仿真作為實(shí)驗.建立指標與參數的統計模型,進(jìn)而優(yōu)化設計電路，解決了上述問(wèn)題。將該方法應用于4參數.3指標的低功耗集成運放的設計,僅通過(guò)16輪仿真試驗,得到了電路指標最優(yōu)情況下的參數設置。該方法對多指標、復雜參數的集成電路的優(yōu)化設計更具優(yōu)越性。關(guān)鍵詞:試驗設計技術(shù);統計模型;低功耗集成運放;仿真試驗中圖分類(lèi)號:TN402文獻標識碼:A .文章編號: 1005- 9490( 2005 )04 0830-04集成電路設計與優(yōu)化時(shí),在基本功能實(shí)現的情工具來(lái)完成。但是在多參數、多指標的情況下,如何況下為了使電路指標符合要求或者達到最優(yōu),我們提高利用EDA工具進(jìn)行電路設計與優(yōu)化的效率、將調整許多參數,如電路元件的標稱(chēng)值以及工藝模突破EDA工具對優(yōu)化參數與指標個(gè)數的限制以及型參數等。電路指標與這些參數的電學(xué)關(guān)系極其復建中國煤化工、適用的模型將是一個(gè)雜,因此現代集成電路的設計與優(yōu)化必須依靠EDA需YHCNMHG電路中存在多個(gè)指標相收稿日期: 2005-03-15基金項目:模擬集成電路國家重點(diǎn)實(shí)驗室基金資助(51439040103DZ0102)作者簡(jiǎn)介:游海龍(1979-),男,湖北,博士研究生,主要從事微電路工藝中的可靠性控制,工藝表征及電路仿真試驗設計，youhailong@ 126. com第4期游海龍，張小波等:基于試驗設計技術(shù)的IC優(yōu)化設計831互影響、影響他們的參數相互重疊的情況,這時(shí)單純利用EDA工具來(lái)進(jìn)行優(yōu)化將存在一定的局限“0.01.0性1.2]。因此,我們希望能通過(guò)有限的EDA仿真高-01-0.50.00310-0.1-0500310效地建立優(yōu)化指標與參數(一定區域內)適用而簡(jiǎn)單X(間)圖1(a)傳統設計(b)填 滿(mǎn)空間設計的模型,然后利用模型對電路指標進(jìn)行優(yōu)化設計。為Bernardo等人以及Welch等人(1992)提出拉丁超了達到上述目標,我們將EDA仿真看作實(shí)驗,采用立方抽樣尤其適合這種電腦仿真試驗。本文中的抽試驗設計技術(shù)[3,安排EDA仿真方案,建立電路指樣的方法為拉丁超立方方法。該方法使輸入組合相標與參數的統計模型優(yōu)化設計集成電路。方法的思對均勻性的填滿(mǎn)整個(gè)試驗區間,并且每個(gè)試驗變量路如下:水平只使用-次,因此,如果一個(gè)參數幾乎不影響響①利用EDA工具,確定顯著(zhù)影響指標的參數應指標而從試驗變量設置中刪除,試驗設計仍然是以及變化參數范圍;②利用試驗設計技術(shù)安排試驗沒(méi)有任何點(diǎn)是重合的拉丁超立方設計,這與要因試抽樣,確定試驗方案,進(jìn)行電路仿真,采集數據;③利驗相反。用統計建模的方法,建立電路指標與參數的模型;④1.2 統計建模方法檢驗模型精確度，如果不夠精確,返回第一步,進(jìn)一利用EDA工具模擬電路,針對給定組合多次步提高模型精確度;⑤模型足夠精確,利用模型優(yōu)化試驗其結果-樣,這與實(shí)際的物理試驗相比,存在很電路,求電路指標最優(yōu)情況下的參數設置;⑥利用多不同,EDA仿真結果不存在通常意義下的試驗隨EDA工具仿真,驗證結果。在第二部分中,我們將詳機誤差,從而缺乏進(jìn)行統計分析的基礎;另外,試驗細說(shuō)明本文中采用的抽樣與建模方法。第三部分中，只能在少數的若干點(diǎn)進(jìn)行,之后需要再對未試驗點(diǎn)我們將該方法用于多指標、多參數的低功耗集成運的響應進(jìn)行預測，這種預測當然存在著(zhù)不肯定性,于算放大器的優(yōu)化設計,對該電路我們關(guān)心的指標包是這種不肯定性如何去刻畫(huà)將成新的問(wèn)題。Sacks、括:靜態(tài)功耗、電壓增益以及開(kāi)環(huán)帶寬;第四部分,方Schiller和Welch 等提供了一個(gè)叫做Kriging的統法應用的結論。計模型,他們把響應變量處理為一種隨機過(guò)程的方1 抽樣與建模法。但是該方法過(guò)于復雜。因為在本文中,我們采用拉丁超立方的設計方法,試驗組合不存在重復情況，從上述思路可以看出,相對于傳統的電路優(yōu)化并且對試驗點(diǎn)的響應預測將返回到仿真中進(jìn)行驗設計,我們多了抽樣與建模部分。而與傳統的試驗設證,因此本文中將采用簡(jiǎn)單統計回歸方法即方差分計技術(shù)相比，利用EDA工具仿真作為實(shí)驗,在抽樣析的方法,并且在模型中只考慮參數的二次以下項和建模中也具有不同的特點(diǎn)。下面我們介紹本文中的效應,這已經(jīng)能滿(mǎn)足問(wèn)題的需要。采用的試驗抽樣方法和數據處理的建模方法。1.1試驗抽樣[4.5]2集成電路優(yōu)化設計實(shí)例我們通過(guò)EDA掃描分析或靈敏度分析,可以集成運算放大器是電子系統的通用基本模塊，確定顯著(zhù)影響電路指標的關(guān)鍵參數,以及它們變化它能用來(lái)處理各種模擬信號,完成放大、振蕩、調制范圍。而如何選取和安排實(shí)驗輸入組合，將是試驗抽和解調以及模擬信號的相除、相乘相減和比較等功樣需要解決的問(wèn)題。我們的目的是建立電路指標與能,而且還廣泛應用于脈沖電路,是目前應用最廣、參數之間簡(jiǎn)單、適用的模型來(lái)代替它們之間實(shí)際關(guān)產(chǎn)量最大的模擬集成電路。-般通用集成電路的功系，即利用電腦進(jìn)行仿真試驗。傳統的試驗設計抽耗在100mW左右,功耗小于10mW的集成運放稱(chēng)樣,由經(jīng)驗發(fā)現往往存在堆積點(diǎn)的問(wèn)題,即試驗組合之為低功耗集成運放。本文設計的是-種低功耗集沒(méi)有布滿(mǎn)整個(gè)空間,其所得模型也將不能代表整個(gè)成運算放大器,其主要指標有:靜態(tài)功耗、電壓增益參數變化區域。因此傳統試驗設計方法中的抽樣方以中國煤化工圖2所示凹。法:如要因試驗、正交試驗、響應曲面設計等將不適，MHCNMHG范圍的確定用。我們必須要求試驗設計填滿(mǎn)空間,稱(chēng)作“填滿(mǎn)空利用EDA工具Pspice掃描分析以及靈敏度分間設計”(“Space Filling "Designs);例如,針對兩變析,可以確定對低功耗集成運放的靜態(tài)功耗影響較量的情況,傳統的設計與“填滿(mǎn)空間設計”如圖1所為顯著(zhù)的元件參數有電阻Rg、Q12晶體管的正向電示。因此,從均勻性出發(fā)，統計學(xué)家相繼提出適合電流放大倍數BF;對電路的開(kāi)環(huán)帶寬影響較大的元腦仿真試驗的抽樣方法如拉丁超立方、均勻設計等。件參數為晶體管q.的勢壘電容C。對電路的電壓832電子器件第28卷429CyP2針對上述參數變化范圍,我們利用拉丁超立方抽樣的方法,確定16組試驗組合,(由統計軟件JMP完家表1試驗輸入參 數以及變化范圍ium an but'int 420K9試驗輸入參數參數變化范圍Q12BF100, 300R:/kn13. 5~16.5Q10BF100~ 300圖2低功耗集 成運算放大器QnC:/PF1~ 10增益影響較大的元件參數為Q12的BF,R:的阻值和成[0])。使用EDA工具Pspice仿真,得到每一組合Q.的BF。具體情況和變化范圍如表1。下的電路指標值如表2。2.2試驗組合的確定以及試驗數據采集表2試驗組合以及試驗結果組合Re(k0)Q 10BFQ11Cje/PF靜 態(tài)功耗/mW電壓增益/dB.開(kāi)環(huán)帶寬/Hz2016. 5126. 666 6678.14. 2529397. 283 6754. 804 14:113. 33333314.5233. 333 3338.88. 22943103. 342 4529.253 5330015.7193. 333 3337.619. 3857996. 2402766. 079 68273.333 33316.32202.817. 496 5697. 38756148.069 15206. 666 66714.11409.414.460 5497. 52208 .46.763 61286.666 66713.71804.619.772 8095. 878 58110.69193153.333 33313.911.061 9199. 9206481. 032 57193.333 33315. 3206.666 6675.813. 106 8799. 458 0189. 3819126014.96.417.415 3498.141 7763.02112233.333 33314.398. 452 16318. 998 90:115. 9012. 05820100.7555630. 599 982246. 666 66715.5113.333 3333.416. 296 9495. 808 85 .147.63121i316. 1166.666 6671.69.517 86 .101.345 32159.32187.413.5286. 666 6675.212. 09939100. 834 0557. 059 2515.11008.94332.100. 0833346. 67142 .1614.7246. 6666672.27. 297 98104. 397 9286.121 452.3電路指標與參數的統計模型的建立結果，可以利用該模型優(yōu)化電路。我們采用方差分析的方法建立指標與參數間的2.4電路優(yōu)化設計統計模型，根據參數的二次以下項(包括參數的一-次根據統計模型,結合最優(yōu)化理論以及電路優(yōu)化交叉項)對每個(gè)指標影響的顯著(zhù)性分析,確定每個(gè)模的實(shí)際要求,我們可以確定電路的優(yōu)化結果。例如本型的自變量。當P值小于0.05即判斷為顯著(zhù),即作文中從靜態(tài)功耗以參數Q12BF和R。為變量的函數為模型的自變量。建立的電路指標的多項式模型為:曲面圖(圖3),可以看出Q12BF越小、R。越大,靜態(tài)靜態(tài)功耗(mW )=5.063 268 690+0.096 305 801X功耗越小。而從電壓增益以參數Q12BF和Q10BF(Q12BF)- 0.564 337 684X(Rg)-0.00 189 102 5X為變量的函數曲面圖(圖4),可以看出Q12BF越(Q12BF)X(R3) +0.017 632 646X(Rz)2-小、Q10BF越大,電壓增益越大;而從開(kāi)環(huán)帶寬的模0.000 012 778X (Q12BF )2型可以看出,當Q12BF給定(滿(mǎn)足靜態(tài)功耗最小)，電壓增益(dB)=104.628 629 6 -0.074 704 2X當Q11Cje=1時(shí),開(kāi)環(huán)帶寬最大。本電路優(yōu)化的目Q12BF+0.041 483 0X (Q10BF)+0.000 094 2X標是保證靜態(tài)功耗最低時(shí),電壓增益以及開(kāi)環(huán)帶寬(Q12BF)2-0.000 067 0X (Q10BF)2達到最大,即靜態(tài)功耗是首要目標。因此在表1給定開(kāi)環(huán)帶寬(Hz)=220.752 457 7 -66.576 296 7 X的中國煤化笠合電路設計要求并使電.(Q11cje)+0.400 977 6X (Q12BF)+4.253047 6路如下:TYHCNMH G_(Q11Cje)2wx1cDr= 1UU Kg= 10.5 k0模型對數據的擬合好壞,通常通過(guò)全相關(guān)系數Q10BF=300 Q11Cje= 1PFR2來(lái)衡量。靜態(tài)功耗、電壓增益以及開(kāi)環(huán)帶寬模型將.上述設置分別代入模型以及電路仿真中求得的R2分別為:1.000、0.992 534以及0.849 361?？呻娐分笜说念A測值和仿真值,其結果如表3?？梢钥匆钥闯?模型擬合的結果較好,模型能顯著(zhù)代表試驗出相對規格要求優(yōu)化后的電路指標有了顯著(zhù)提高，第4期游海龍，張小波等:基于試驗設計技術(shù)的IC優(yōu)化設計833靜態(tài)功耗/mW3結論20.73-本文介紹了基于試驗設計技術(shù),安排電路仿真16.11方案,建立電路指標與參數的統計模型,利用該模型r300優(yōu)化設計電路指標的一種集成電路優(yōu)化設計的方233法;并將該方法應用于低功耗集成運算放大器的優(yōu)6.87 :I“167 Q12BF16.5 15.3化設計中,取得較好效果。該方法提高了多指標、多Rgikn 14.5~13.5* 100參數集成電路優(yōu)化設計的效率,解決了單純依靠圖3靜態(tài)功耗以參數Q12BF和Rs為變量的曲面圖EDA工具優(yōu)化設計集成電路的局限性。當參數以及差模增益/dB指標數目超過(guò)10個(gè)以及參數更為復雜(包括可控因104.4-素以及工藝制造帶來(lái)的噪聲因素)情況下,該方法更100.7具優(yōu)越性和實(shí)際意義。97.0參考文獻:7 300[1] 賈新章. ORCAD/Pspice9實(shí)用教程[M].西安:西安電子科技93.3k300Q12BF16710010I 167 Q10BF大學(xué)出版社1999[2]王艷穎.低功耗集成運算放大器的優(yōu)化設計[D].西安電子科圖4電壓增益以參數Q12BF和Rs為變量的曲面圖技大學(xué)碩士論文.而且模型能較好的預測試驗仿真結果。模型優(yōu)化結[3] Douglas C. Montgomery.現代外國統計學(xué)優(yōu)秀著(zhù)作譯叢實(shí)驗設計與分析[M].第三版,中國統計出版社.果與實(shí)際驗證的結果如下:[4] Simpson Timothy W，Lin Dennis Kj，and Wei chen. Sam-表3電路指標規范值 與優(yōu)化結果pling for Computer Experiments: Design and Analysis[J],In-優(yōu)化后的指標規范值ternational Journal of Reliability and Applications ,2001 ,08.模型預測值電路仿真值[5]張潤楚,王兆軍,關(guān)于計算機試驗的理論和數據分析[J],應用106. 936. 92概率統計,1994,10(4):420-435.電壓增益/dB100104.25105. 26[6] JMP Version 5 English Documentation Set[M]. SAS Publish-開(kāi)環(huán)帶寬/Hz198. 53158. 93ing, 2002.(上接第826頁(yè))靠性和準確性,可滿(mǎn)足目前的連鑄過(guò)程中高靈敏度元作為中間層,其計算結果作為系統下渣判斷信號,自動(dòng)下渣檢測的要求。輸出給外設控制模塊。而整個(gè)神經(jīng)網(wǎng)絡(luò )的訓練則采用BP來(lái)進(jìn)行。[31⑥外設控制模塊主控模塊根 據能量計算模塊和模式識別模塊分析得到的下渣判斷[1]楊樂(lè )平.李海濤，趙勇.楊磊.安雪瀅.LabVIEW高級程序設信號觸發(fā)工控機的外設控制模塊,對現場(chǎng)操作人員計.北京.清華大學(xué)出版社.2003年進(jìn)行報警提示。同時(shí),工控機通過(guò)PLC控制器連接[2] 秦前清，揚宗凱.實(shí)用小波分析[M].西安.西安電子科技大學(xué).出版社.1994.滑動(dòng)水口的液壓控制端，可實(shí)現滑動(dòng)水口的實(shí)時(shí)開(kāi)[3] [俄]加盧什金.神經(jīng)網(wǎng)絡(luò )理論[M].譯者閻平凡.北京.清華大關(guān)自動(dòng)控制。學(xué)出版社.2002.4] 職建軍,裘嗣明,侯安貴.鋼包下渣檢測技術(shù)在寶鋼的應用.上4結論海.寶鋼技術(shù).2004年05期.(1)本系統在對大包下渣過(guò)程的深入研究和分[5] 陳華。寶鋼一連鑄鋼包下渣檢測技術(shù)的應用[J].上海。煉鋼.2004.析的基礎上,提出了-種新的基于振動(dòng)監測和神經(jīng)6]中國煤化工查檢測方法的研究現狀與進(jìn)展網(wǎng)絡(luò )識別的下渣檢測系統,并在南京鋼廠(chǎng)和杭州鋼MH.CNMHG廠(chǎng)連鑄車(chē)間建立了在線(xiàn)檢測實(shí)驗系統,取得了良好[7]月曉平，戰水卿?？刂粕戒摬吩康纳a(chǎn)實(shí)踐[J].河北邯鄲.的應用效果。河北冶金.2003. (1).(2)與國內外現有的下渣檢測系統相比,我們的[8] 呂文,王天瑤。澆注過(guò)程中的防下渣技術(shù)[J].內蒙古包頭.包鋼科技.2001.系統具有高可靠性、低成本、靈敏度可調、安裝維護[9]何紹清,柴毅忠.下渣檢測技術(shù)[J].廣州。冶金叢刊.1999.方便、操作簡(jiǎn)單易懂等特點(diǎn),明顯優(yōu)于目視下渣的可(03).