基于NIOS的SOPC設計 基于NIOS的SOPC設計

基于NIOS的SOPC設計

  • 期刊名字:計算機工程與設計
  • 文件大?。?05kb
  • 論文作者:方茁,彭澄廉,陳澤文
  • 作者單位:復旦大學(xué)計算機與信息技術(shù)系
  • 更新時(shí)間:2020-11-03
  • 下載次數:次
論文簡(jiǎn)介

第25卷第4期計算機工程與設計2004年4月Vol. 25No. 4COMPUTER ENGINEERING AND DESIGNApr. 2004文章編號: 100-7024(2004)04-0504-04中團分類(lèi)號: TP30I;TP391.7文獻標識碼:A基于NIOS的SOPC設計方茁,彭澄廉,陳澤文(復旦大學(xué)計算機與信息技術(shù)系,上海200433)摘要: SOPC是Altera公司提出的一種靈活、高效的片上系統設計方案。它將處理器、存儲器、I0口等系統設計需要的組件集成到一個(gè)PLD器件上,構建成一個(gè)可編程的片上系統。NIOS是Altera公司開(kāi)發(fā)的可進(jìn)行SOPC設計的處理器軟核。通過(guò)一個(gè)實(shí)例,詳細介紹了如何在Excalibur平臺上實(shí)現一個(gè)基于NIOS的SOPC設計.關(guān)鍵詞:片上系統;片上可編程系統; IP核; NIOS; 開(kāi)發(fā)平臺NIOS based SOPC designFANG Zhuo,PENG Cheng-lian,CHEN Ze-wen(Departmnent of Computing and Information Technology, Fudan University, Shanghai 200433, China)Abstract: SOPC is a flexible, eficient soc design methodology which is developed by Altera corporation. It could build & SOCdesign by integrating processor. memory、 VOs and other peripherals into a PLD. NIOS is a soft-core microprocessor developedby Altera corporation, which could be used to build a SOPC design. A demonstration was given, which showed how to realizea NIOS based SOPC design through an example on Excalibur platform in detail.Key words: SOC; SOPC; IP core; NIOS; development platform核(見(jiàn)本文2.2.1節)放入PLD中,這個(gè)軟核就是NIOS,它1引言只占芯片內部很少的一-部分邏輯單元,成本很低。同ASIC隨著(zhù)大規模集成電路設計技術(shù)的進(jìn)步和制造工藝水.相比較,如果將處理器放到ASIC中需要付給處理器廠(chǎng)商平的提高,以及單個(gè)芯片上的邏輯門(mén)數的增加,嵌入式系專(zhuān)利費,每買(mǎi)一片就得付一-次費用,而且ASIC的NRE(-統設計變得日益復雜。與此同時(shí),上市時(shí)間的壓力也越次性投資)大,風(fēng)險也大,NIOS則沒(méi)有這個(gè)問(wèn)題.NIOS的來(lái)越大,傳統的嵌入式系統設計方法已不能適應當前嵌開(kāi)發(fā)工具包價(jià)格很低,并且可用在不同的產(chǎn)品里,不受限入式系統設計的需要。單個(gè)芯片上的邏輯門(mén)數的增加在制。使設計任務(wù)復雜的同時(shí),也為設計人員的開(kāi)發(fā)設計開(kāi)辟NIOS處理器是RISC型處理器,它有兩個(gè)版本:16位了新的天地一- 可以把整個(gè)系統集成到一個(gè)芯片上,這與32位版本,兩個(gè)版本的字的位寬分別是16位與32位"。就是所謂的soc技術(shù),即片上系統(System On Chip)。socNIOS處理器支持流水線(xiàn)技術(shù),而且其大多數指令可在-技術(shù)是當前聯(lián)入式系統設計的一個(gè)研究熱點(diǎn)。Altera 是個(gè)時(shí)鐘周期內完成。NIOS 處理器的寄存器文件的大小世界知名的可編程邏輯器件公司。過(guò)去,Altera作為可編可配置為128個(gè)、256個(gè),或者512個(gè)寄存器,具有很大的程邏輯器件供應商,他提供PLD器件。如今,Altera同時(shí)靈活性。又是系統方案的供應商,他現在為客戶(hù)提供的服務(wù)是如NIOS體系結構中的總線(xiàn)采用的是Altera公間開(kāi)發(fā)的何把-一個(gè)系統所需要的嵌入式功能塊,也就是IP核,放Avalon總線(xiàn)結構”。Avalon總線(xiàn)通過(guò)端口把連接到它上面到可編程邏輯器件上組成系統,這就是SOPC(SystemOn的主、從部件聯(lián)系起來(lái),通過(guò)指定時(shí)序,部件之間就可以Programmable Chip)技術(shù)。進(jìn)行通訊了。Avalon總線(xiàn)的顯著(zhù)特點(diǎn)是把連在它上面的部件分為2NIOS體系結構與SOPC主、從部件,并且通過(guò)總線(xiàn)自身提供的仲裁部件來(lái)協(xié)調部2.1NIOS體系結構件間的通訊。對于速度要求不是很高的低端應用,Altera將一個(gè)軟主部件是指那些含有主端口(masterport)的部件,它.基金項目:國家自然科學(xué)基金項目日(69873010); 國防預研基金項目(4131602(中國煤化工:2003-06-30.作者簡(jiǎn)介:方苗(1975-), 男,吉林人,碩士研究生,主要研究領(lǐng)城為硬軟件澤文,高工。YHCNMHG-504一們可以啟動(dòng)總線(xiàn)的傳輸過(guò)程:而從部件只能在總線(xiàn)上進(jìn)統設計方案,它的實(shí)質(zhì)是soc設計技術(shù)。與其它soC設行接收,不能啟動(dòng)總線(xiàn)傳輸。例如,連接在A(yíng)valon總線(xiàn)上計技術(shù)相比,它的特點(diǎn)在于可編程性,即它利用FPGA或的NIOS處理器是主部件,而連接在A(yíng)valon總線(xiàn)上的CPLD器件的可編程性來(lái)進(jìn)行SoC設計。SDRAM是從部件。NIOS 的架構如圖1所示。進(jìn)行SOPC設計的環(huán)境是SOPCBuilder,它集成在A(yíng)I-.tera公司的EDA工具QuartusII中。它有一個(gè)友好的圖形System Moduleser用戶(hù)界面,通過(guò)這個(gè)界面,用戶(hù)可以從Altera提供的IP庫PCL ctrt-PCIlogic中選取-些組件,如處理器、SDRAM、Flash.各種I/O口等,PIOSignals | PCI. datrbridgeSignals并可通過(guò)選擇配置相應的參數。如果用戶(hù)有特殊功能要to求,但IP庫中沒(méi)有,則用戶(hù)可以加入自定義的邏輯來(lái)實(shí)off-chip| peripberatuser現。devices,logieOfT-chip在進(jìn)行SOPC設計時(shí),用戶(hù)需要先通過(guò)SOPCBuildermemory選擇IP組件,然后用SOPCBuilder產(chǎn)生所選擇的系統組Customperipheral件的VHDL或者Verilog源文件。之后,用Quartus II編譯Altera PLD整個(gè)系統,編譯成功后,把編譯文件下載到開(kāi)發(fā)板上進(jìn)行驗證。圖1 NIOS架構用SOPC進(jìn)行開(kāi)發(fā)的一般流程如圖2所示。2.2 SOPC2.2.1 soC 技術(shù)與IP核用Qurtusl1創(chuàng )建新項目隨著(zhù)半導體工藝的迅速發(fā)展,單個(gè)芯片上的邏輯門(mén)數顯著(zhù)增加,同時(shí), EDA技術(shù)的推廣和VLSI設計的普及<需要用戶(hù)邏餐?es| 煸寫(xiě)用戶(hù)邏冀化,采用Soc技術(shù)可以把整個(gè)系統集成到一個(gè)芯片上。1o然而,在上市時(shí)間的壓力下,必須要求縮短SOC產(chǎn)品的設用SOPC Builder在IP庫中選擇井配置組件計與生產(chǎn)時(shí)間。為了快速設計生產(chǎn)出soc產(chǎn)品,設計人員必須利用用SoPC Builder生成選擇組件的潭代碼及檢查用戶(hù)運輯預先定義并驗證好的IP核(inellectual property core),即知識產(chǎn)權核”。IP核是soc設計的關(guān)鍵技術(shù)之一,而它本身的核心問(wèn)題是IP核設計與重用(reuse)。雖然IP核一詞波功在眾多場(chǎng)合被使用,但它并沒(méi)有一個(gè)統一的定義。從概.念上可以這樣理解它: IP核是指將-些在數字電路中常用QuarfuslI綜合并編譯整個(gè)項目用但比較復雜的功能塊,如FIR濾波器、SDRAM控制器、PCI接口等設計成可修改參數的模塊,讓其他用戶(hù)可以直No成功>接調用這些模塊。這樣就大大減輕了工程師的負擔,避免重復勞動(dòng)。IP核設計一般可以有3個(gè)來(lái)源,-是EDA廠(chǎng)商提供,下載到開(kāi)發(fā)板進(jìn)行驗證二是用戶(hù)自己定義,三是第3方提供。IP核一般可以分為3類(lèi):

論文截圖
下一條:鉆孔夾具設計
版權:如無(wú)特殊注明,文章轉載自網(wǎng)絡(luò ),侵權請聯(lián)系cnmhg168#163.com刪除!文件均為網(wǎng)友上傳,僅供研究和學(xué)習使用,務(wù)必24小時(shí)內刪除。
欧美AAAAAA级午夜福利_国产福利写真片视频在线_91香蕉国产观看免费人人_莉莉精品国产免费手机影院