Cache性能分析

第22卷第1期新鄉教育學(xué)院學(xué)報2009年3月Vol.22,No.1JOURNAL OF XINXIANG EDUCATION COLLEGEMAR,2009Cache性能分析程軍鋒(隴南師范高等專(zhuān)科學(xué)校,甘肅隴南742500)摘要:隨著(zhù)計算機 CPU的速度越來(lái)越快，計算 機主存和CPU之間速度差異問(wèn)題也日 益突出,已經(jīng)嚴重影響了計算機系統性能的提高?，F已有多種技術(shù)改進(jìn)主存的存取速度來(lái)提高計算機系統性能,其中通過(guò)Cache提高存儲系統速度是廣泛采用的一種技術(shù)。筆者主要介紹Cache的基本工作原理,同時(shí)也分析了引人Cache后計算機系統的性能,并介紹了-些改進(jìn)Cache性能的方法。關(guān)鍵詞:高速緩沖存儲器;命中率;加速比;失效;映射中圖分類(lèi)號:TP3文獻標識碼:A文章編號:162-3325020901-111-03作者簡(jiǎn)介:程軍鋒(1980-),男,甘肅禮縣人,助教。研究方向:計算機基礎理論教學(xué)。計算機發(fā)展到現在,CPU主頻的提升使得計算下,Cache的大小只有幾M,有的甚至采用多級Cache機系統性能有了極大地提高,但計算機系統性能提技術(shù)。高不僅取決于CPU的性能,還與系統結構、指令系-、Cache的工作原理和結構統數據在各部件間的傳送速度及存儲部件的存取在現代計算機系統中,Cache已經(jīng)成為計算機速度等因素有密切關(guān)系,特別是與CPU和主存之間不可或缺的一部分,引人高速Cache 的目的是為了的存取速度有著(zhù)很大的關(guān)系。如果CPU工作速度解決高速CPU和低速主存間速度差異問(wèn)題以提高較快,而主存訪(fǎng)問(wèn)速度相對較慢,這樣就會(huì )造成CPU計算機系統性能。因此要分析Cache對計算機性能等待,浪費CPU的性能,降低處理器速度,進(jìn)而影響的影響,必須要了解Cache的工作原理以達到優(yōu)化計算機整體性能。其性能。長(cháng)期以來(lái),計算機工作者一直研究解決主存與Cache的工作機制基于程序訪(fǎng)問(wèn)局部性原理,CPU的速度差異問(wèn)題的方法，已有多種技術(shù)用來(lái)提對大量典型程序運行情況的分析結果表明,在一個(gè)高主存的訪(fǎng)問(wèn)速度,其中通過(guò)Cache(高速緩沖存儲較小的時(shí)間段內，CPU對存儲器的訪(fǎng)問(wèn)不是任意器)來(lái)提高存儲系統速度就是一種有效的技術(shù)。的、隨機的,而是對某一局部范 圍的存儲器地址頻繁Cache是容量較小但速度快的半導體隨機存儲器，訪(fǎng)問(wèn),集中在--小塊存儲空間,對此范圍以外的地址位于CPU和大容量主存之間,但存取速度比主存快則訪(fǎng)問(wèn)很少，由程序產(chǎn)生的邏輯地址往往在存儲器得多。它的作用是為CPU提供-一個(gè)速度與之相當，中是連續分布的,而且程序中有許多循環(huán)程序段和而容量與主存相同的存儲系統,以解決CPU和主存子程序,就表現為訪(fǎng)存的集中性?xún)A向。雖然數據分間速度不匹配的- -項技術(shù)。這種技術(shù)可在計算機系布的這種集中傾向不如指令明顯,但對數組等有結統成本增加很小的前提下,使計算機性能得到明顯構數據還是有相對的集中性,因此,對這些最近訪(fǎng)問(wèn)的提升。從i80386開(kāi)始,在微處理機器中都采用了過(guò)的空間有可能再次被訪(fǎng)問(wèn)的傾向。這種對局部范Cache,由存儲器本身和外圍控制電路構成Cache。圍的存儲器地址頻繁訪(fǎng)問(wèn),而對此以外的地址很少為了追求速度,Cache包括管理在內的全部功能幾訪(fǎng)中國部性。根據程序的乎都由硬件實(shí)現。目前,在主存配置幾百M的情況局部煤化工間設置一個(gè)容量HCNMHG'收稿日期:2008-09-12111相對較小的高速存儲器,把正在執行的空間地址附經(jīng)常訪(fǎng)問(wèn)Cache去替代對低速主存的訪(fǎng)問(wèn),從而提近的一部分指令或數據從主存調入這個(gè)存儲器,供高整個(gè)系統的效率,這就關(guān)系到系統的加速比。CPU在一個(gè)時(shí)間段內使用,來(lái)提高程序的運行速度。系統加速比告訴我們,部件改進(jìn)后的機器比改這個(gè)介于主存和CPU之間的高速小容量存儲器就進(jìn)前性能提高多少。Amdahl 定律告訴我們,當系統是Cache (高速緩沖存儲器)。中的某--部件采用某種更快的執行方式后系統性能正是依據此原理,系統不斷地將與當前訪(fǎng)問(wèn)塊的提高與這種方式所使用的頻率或占總執行時(shí)間的相關(guān)聯(lián)的一個(gè)不太大的后繼存儲單元塊從內存讀到比例有關(guān)。根據該定律我們能夠快速得出改進(jìn)所獲Cache,然后再與CPU進(jìn)行高速傳送,以達到速度匹得的效益。系統加速比依賴(lài)于以下兩個(gè)因素:配。當CPU訪(fǎng)存時(shí),首先通過(guò)主存/Cache地址變換第一,可改進(jìn)部分在原系統計算時(shí)間中所占的機構判定訪(fǎng)存地址所對應的存儲單元塊是否已在百分比，即可改進(jìn)部分執行所占用時(shí)間/改進(jìn)前的總Cache中。如果在Cache中(稱(chēng)為Cache命中),則經(jīng)執行時(shí)間。這個(gè)值用可改進(jìn)比例表示，它總是小于地址變換機構將主存地址變換成Cache地址去訪(fǎng)問(wèn)1或等于1的。Cache,如果不在Cache中(稱(chēng)為Cache不命中),則產(chǎn)第二,可改進(jìn)部分改進(jìn)后的性能提高的倍數。生Cache塊失效,這時(shí)就要把要訪(fǎng)問(wèn)的字直接從主即改進(jìn)前該部分的執行時(shí)間/改進(jìn)后該部分的執行存送往CPU,同時(shí)把包括該字的一個(gè)塊從主存調人時(shí)間。用部件加速比表示性能提高比,-般情況下Cache,如果Cache中已滿(mǎn),容納不下新調入的塊時(shí),它是大于1的。就要選擇替換策略,從Cache中換出一個(gè)舊塊,并將系統部件改進(jìn)后,系統的總執行時(shí)間等于不可新塊替換進(jìn)Cache。改進(jìn)部分的執行時(shí)間加.上可改進(jìn)部分改進(jìn)后的執行在主存與CPU之間加人與CPU速度相當的時(shí)間,即SRAM作為高速緩沖存儲器后,在其中就保存了主總執行時(shí)間進(jìn)后=不可改進(jìn)比例x總執行時(shí)間或進(jìn)省存的部分內容。CPU 在讀寫(xiě)數據時(shí)首先訪(fǎng)問(wèn)Cache,可改進(jìn)比例x總執行時(shí)間永選直部件加速比如果訪(fǎng)問(wèn)命中,而Cache速度與CPU速度相當,所以可改進(jìn)比例CPU可以在零等待下完成指令執行,只有在Cache = 不可改進(jìn)比例+部作加速比x總執行時(shí)間x進(jìn)物中沒(méi)有CPU所需的數據時(shí), CPU 才去訪(fǎng)問(wèn)主存。改進(jìn)部件后系統加速比為改進(jìn)前執行時(shí)間與改二Cache性能分析進(jìn)后總執行時(shí)間之比，即在計算機系統中設計Cache的目的是通過(guò)減少系統加速比=總執行時(shí)間改進(jìn)程CPU訪(fǎng)存等待來(lái)提高計算機的性能。盡管引入總執行時(shí)間改進(jìn)后Cache后,使用SRAM技術(shù)的Cache訪(fǎng)問(wèn)速度與CPU(1-可改進(jìn)比例) .的速度相當,可以使系統的整體速度得到提高,但由于SRAM采用的制作工藝和制作成本較高,從計算我們主要關(guān)心的是在引入Cache后系統性能的機系統的性?xún)r(jià)比方面來(lái)考慮,也不可能將所有主存提高情況,討論在一般情況下CPU的訪(fǎng)問(wèn)主存的周都換成SRAM。從CPU性能方面考慮,增加Cache期是CPU指令周期的10倍,主存的容量是Cache容系統的目的就是使主存的平均訪(fǎng)問(wèn)時(shí)間接近Cache量的1000倍,Cache的命中率為90%的問(wèn)題。訪(fǎng)問(wèn)時(shí)間,在多級存儲系統中,平均訪(fǎng)存時(shí)間T可定假設CPU訪(fǎng)問(wèn)Cache的指令時(shí)間周期為T(mén),則義如下:CPU訪(fǎng)問(wèn)內存的指令時(shí)間周期為10T,主存的容量T=H+Tc +(1- H).Ty是1 GB指令容量,那么Cache 的容量是1MB指令容其中H表示命中率(數值上等于命中次數比訪(fǎng)量。若一程序具有1MB指令在內存中,忽略其他花存總次數),Tc表示命中Cache時(shí)的訪(fǎng)問(wèn)時(shí)間,Ty表銷(xiāo)時(shí)間,則在這種情況下,其加速比為:示未命中Cache時(shí)訪(fǎng)問(wèn)主存的時(shí)間?？倛绦袝r(shí)間x進(jìn)框?？倛绦袝r(shí)間改適后“由此可見(jiàn),在訪(fǎng)存時(shí)間和硬件速度有關(guān)的情況1000x 1or下,Cache的訪(fǎng)問(wèn)中命中率是衡量Cache效率的重要1000x 90% XT+ 100x 1σr≈To指標。命中率越高,正確獲取數據的可能性就越大。中國煤化工容量相對于程序-般來(lái)說(shuō),Cache的命中率決定于Cache容量.Cache指令MHCNMHG如果在系統Cache控制算法和Cache的結構。設計較好的Cache系統,不變的悄況下,程予有1(B指令在內存中,Cache的命中率應在90%以上。如果命中率高,CPU就可以指令容量依然是1MB,因為程序在執行過(guò)程中這些11