高速PCB設計技術(shù)

船電技術(shù)|應用研究VoL.30 No.5 2010.5高速PCB設計技術(shù)李鵬飛(海軍工程大學(xué)，武漢430033)摘要:在高速系統中，噪聲的產(chǎn)生是-一個(gè)最值得關(guān)注的焦點(diǎn)，高頻信號很容易由于輻射而產(chǎn)生干擾，本文針對PCB設計介紹了幾種高速電路設計技術(shù)，通過(guò)這些設計技術(shù)，可以消除高頻噪聲.關(guān)鍵詞:高速PCB端接串擾EMI中國分類(lèi)號: TP334.7文獻標志碼: A.文章編號: 1003-4862(2010)05-0038-04High Speed PCB Design TechnologyLi Pengfei(Naval Univ. of Engineering , Wuhan 430033, China)Abstract: In high speed system, the existence of noise is a focal point deserved to be pay attention to. Highfrequency signal is easy to produce interference due t0 radiation. For PCB design, several high speed circuitdesign technology are recommended in this paper through which can eliminate high frequency noise.Key words: high speed; PCB,; termination; crosstalk; EMI在高速電路板設計中最重要的考慮就是電源1引言的分配網(wǎng)絡(luò )。電源分配網(wǎng)絡(luò )必須為低噪聲的電路隨著(zhù)系統設計復雜性和集成度的大規模提板.上各部分的電路，提供-一個(gè)低噪聲的電源。電高，電子系統設計師們正在從事100 MHz以上的源分配網(wǎng)絡(luò )同時(shí)還得為電路板上所有產(chǎn)生或接收電路設計，總線(xiàn)的工作頻率也已經(jīng)達到或者超過(guò)信號提供一個(gè)信號回路。50MHz,有的甚至超過(guò)100MHz.目前約50%時(shí)2.1電源分配網(wǎng)絡(luò )作為電源鐘的設計頻率超過(guò)50 MHz,將近20%的設計主實(shí)際電源具有一定的阻抗，如圖1所示，圖頻超過(guò)120 MHz。在高速系統中，噪聲的產(chǎn)生是中以電阻、電感、電容網(wǎng)絡(luò )的形式表示。事實(shí)上，-一個(gè)最值得關(guān)注的焦點(diǎn)，高頻信號很容易由于輻阻抗是分布在整個(gè)電源分配網(wǎng)絡(luò )中，因此，噪聲射而產(chǎn)生干擾，高速變化的數字信號會(huì )導致振鈴、將疊加在電源上。設計的目標是要盡可能的減小反射、串擾等，除非使用高速電路設計技術(shù)，否電源分配網(wǎng)絡(luò )的阻抗。則基于傳統方法設計的PCB將無(wú)法工作。oVcc因此，高速電路設計技術(shù)已經(jīng)成為電子系統設計師必須采取的設計手段。只有通過(guò)使用高速↓電路設計師的設計技術(shù)，才能實(shí)現設計過(guò)程的可↓↓控性。圖1實(shí)際電源特 性圖.2電源 分配網(wǎng)絡(luò )及其影響電源分配網(wǎng)絡(luò )的形式可分為總線(xiàn)式和電源層式。早期的設計，由于PCB加工工藝機成本的制約，中國煤化工.電源總線(xiàn)與信收稿日期: 2010-02-08號線(xiàn)M.HCNMH G件提供電源，同作者簡(jiǎn)介:李鵬飛(1978-), 男，工程碩士，研究方時(shí)還待為舊號線(xiàn)擁中工間，所以電源線(xiàn)總是趨于向:導航、制導與控制。38V.l.30 No.5 2010.5船電技術(shù)|應用研究長(cháng)且細的帶狀線(xiàn)。這就相當于電源線(xiàn)上串有一個(gè)小。如果傳輸線(xiàn)和負載端的阻抗不匹配，那么輸小電阻，盡管這個(gè)電阻很小，但它的影響卻很大。出的電流信號和信號最終的穩定狀態(tài)將不同，這而對于電源層式的電源分配方案由于電源通過(guò)整就引起信號在接收端產(chǎn)生反射，這個(gè)反射信號將個(gè)層的金屬來(lái)分配電源，其電源阻抗會(huì )小得多,傳回信號發(fā)射端并再次反射回來(lái)。隨著(zhù)能量的減所以電源噪聲也會(huì )比總線(xiàn)式的小得多。弱反射信號的幅度將減小，直到信號的電壓和電單電源層并不能消除電源的線(xiàn)路噪聲，因為流達到穩定。.所有的系統產(chǎn)生足夠引起問(wèn)題的噪聲，不管采用3.1端接哪種電源分配方案，電源線(xiàn)路都需要抑制噪聲的傳輸線(xiàn)產(chǎn)生反射，導致信號失真,在負載端濾波。通常使用去藕電容來(lái)濾波，一般的，放置產(chǎn)生振鈴，使系統速度變慢，,所以需要-種技術(shù)一個(gè)1~10μF的去藕電容在電源接入電路板處，來(lái)消除，至少減小這個(gè)反射。由于反射在Zo=Zi濾除低頻噪聲;放置-一個(gè)0.01~0.1 μF的去藕電時(shí)，才能消除，所以可以通過(guò)在負載端并聯(lián)- -個(gè)容在板上每- -個(gè)有源器件的電源管腳處，濾除高電阻來(lái)減小負載阻抗到Zr= Zo以消除第一次反射頻噪聲。一這種方 法稱(chēng)為并聯(lián)端接。也可以通過(guò)在輸出2.2電源分配網(wǎng)絡(luò )作為信號回路端串聯(lián)一個(gè)電阻來(lái)增加源阻抗到Zs= Zo以消除第信號開(kāi)關(guān)時(shí)能量的產(chǎn)生是高速電路中產(chǎn)生噪二次反射一-這種方法稱(chēng)為 串聯(lián)端接。聲的根源。任一信號的開(kāi)關(guān)，都產(chǎn)生一個(gè)交流電并聯(lián)端接如圖2.a所示，由于輸入阻抗往往流,而電流需要一個(gè)回路，信號的回路可由VCC都很高，所以通常使R-=Zo,這種方法有一個(gè)缺或地提供。信號線(xiàn)與信號回路構成一個(gè)電流環(huán)路，點(diǎn):高電平輸出時(shí)的電流消耗太大。如圖2.b所這個(gè)電流環(huán)路有一定的電感量，所以可以把它看示的方法，是將并聯(lián)電阻端接在一個(gè)3V到2.5 V成- -個(gè)線(xiàn)圈。這可能惡化信號的振鈴、串擾、輻的電源上，但是很遺憾，很難找到-一個(gè)能高速地射。環(huán)路的電感量和它所引起的問(wèn)題，會(huì )隨著(zhù)環(huán)從吸收電流轉換到輸出電流的電源來(lái)響應信號的路包圍的面積增大而增大。所以，最小化環(huán)路面調變。圖2.c所示的方法可以大大減小對輸出電積，將最小化由電路環(huán)路引起的振鈴、串擾、輻流的需求，兩個(gè)電阻的戴維寧等效與圖2.a一致，射等問(wèn)題。盡管這是一個(gè)很好的想法，但它要求有更大輸出電源總線(xiàn)有固定的線(xiàn)路，信號的回路只有沿電流的電源，因為這兩個(gè)電阻是跨接在VCC與著(zhù)這些線(xiàn)路走，不管是不是最佳路線(xiàn)。除非布線(xiàn)地之間的。時(shí)將信號線(xiàn)布在盡可能靠近電源線(xiàn)，以最小化信以上三種并聯(lián)端接都不實(shí)用，還有一-種并聯(lián)號回路，否則很容易產(chǎn)生大的信號回路，從而產(chǎn)端接方法，如圖2.d所示，是用一個(gè)串聯(lián)RC網(wǎng)生較大的噪聲。而電源層作為信號回路，并不限絡(luò )作并聯(lián)端接，這樣對輸出驅動(dòng)來(lái)說(shuō)，就不存在制信號回路的路徑，回路總能沿著(zhù)阻抗最小的路直流負載了。這種端接方法稱(chēng)為交流并聯(lián)端接。徑走，從而減少噪聲。所以電源層式電源分配系在負載端的端接設計是為消除信號的第-次統是一個(gè)更好的解決方案。反射。還有一個(gè)消除反射的方法一串 聯(lián)端接，是在輸出端串聯(lián)一一個(gè)電阻，這個(gè)電阻可以認為是3信號傳輸線(xiàn)及其相關(guān)設計規則源阻抗的一部分，這樣就可以增加源阻抗到當信號延遲時(shí)間遠大于信號跳變時(shí)間時(shí)，信Rr+Zs=Zo以消除第二次反射，如圖2.c所示，這.號線(xiàn)必須當作傳輸線(xiàn)。PCB板上的走線(xiàn)可等效為種端接對于集總負載工作有很好的效果。串聯(lián)和并聯(lián)的電容、電阻和電感結構。串聯(lián)電阻通常一個(gè)非常匹配的端接是不可能的，因為的典型值0.25-0.55 ohms/foot, 因為絕緣層的緣驅動(dòng)器的高電平輸出阻抗和低電平輸出阻抗是有故，并聯(lián)電阻阻值通常很高。將寄生電阻、電容差別的，設施端接電阻的選擇變得很難，因為不和電感加到實(shí)際的PCB連線(xiàn)中之后,連線(xiàn)上的阻可能” 中國煤化寧的端接電阻，設抗稱(chēng)為傳輸線(xiàn)阻抗Zo.線(xiàn)徑越寬，距電源/地越計者近，或隔離層的介電常數越高，傳輸線(xiàn)阻抗就越*TYHCNMHG39船電技術(shù)應用研究Vol.30 No.5 2010.5串擾是信號間不希望有的耦合，串擾分容性鄉R=Zo -。Rw=ZoOVHus .串擾和感性串擾。容性串擾就是信號線(xiàn)間的容性耦合，當信號線(xiàn)在一定長(cháng)度 上靠得比較近時(shí)就會(huì )a)b)發(fā)生。感性串繞可以想象成信號在-一個(gè)不希 望有Vo的寄生變壓器初次級之間的耦合，串繞的大小取決于兩個(gè)環(huán)路的靠近程度和環(huán)路面積的大小及所= -RWRx=Lovu(RR)影響的負載的阻抗，兩個(gè)信號環(huán)路靠得越近、環(huán)R路面積越大，串擾也越大。jRr-Zo . 醫+Cr)圖2 a)~d)并聯(lián)端接 e) 串聯(lián)端接圖3 a)樁線(xiàn)b)改進(jìn)方法3.2傳輸線(xiàn)的布線(xiàn)規則感性串擾占的比例要比容性串擾大得多，串合適的端接將確保信號的抗干擾性，但仍然擾可以通過(guò)以下一些簡(jiǎn)單的辦法來(lái)有效的抑制:有可能因為不適當的布線(xiàn)導致較大的噪聲。下面1)由于容性串擾和感性串擾的大小均隨負載的布線(xiàn)規則可能增強電路板的性能:阻抗的增大而增大，所以應對串擾引起的干擾敏1)避免傳輸線(xiàn)的阻抗不連續性.阻抗不連續感的信號線(xiàn)進(jìn)行適當的端接;點(diǎn)就是傳輸線(xiàn)突變的點(diǎn)，如直拐角、過(guò)孔等，它2)增大信號間的距離可以有效地減小容性串將信號的反射產(chǎn)生所以應盡可能避免。布線(xiàn)時(shí)注擾意以下幾點(diǎn):3)在相鄰信號間插入-根地線(xiàn)也可以有效減*避免走線(xiàn)直拐角，盡可能用45°角或弧線(xiàn)小容性串擾,這根地線(xiàn)需每1/4 波長(cháng)就接入地層;走線(xiàn); .4)對于感性串繞,應盡量減小環(huán)路面積，如●盡可能少用過(guò)孔，因為每-一個(gè)過(guò)孔都是一果 允許的話(huà)，消除這個(gè)環(huán)路;個(gè)阻抗不連續點(diǎn);5)避免信號共用回路。*外層的信號避免通過(guò)內層，內層的信號也.4電磁干擾(EMI)避免跑到外層。因為內層信號屬于帶狀線(xiàn)，而外層信號屬于微波線(xiàn)，兩種不同類(lèi)型的傳輸線(xiàn)的阻EMI(Electro-Magnetic Interference)即 電磁干抗是不同的，如果信號從內層到外層，或從外層擾，產(chǎn)生的問(wèn)題包含過(guò)量的電磁輻射及對電磁輻到內層，就會(huì )產(chǎn)生反射。射的敏感性?xún)煞矫?。EMI表現為當數字系統加電2)不要用樁線(xiàn)。布線(xiàn)時(shí)很容易走出如圖3.a運行時(shí)，會(huì )對周?chē)h(huán)境輻射電磁波，從而干擾周那樣的樁線(xiàn)，這些都是噪聲源。如果樁線(xiàn)很短，圍環(huán)境中電子設備的正常工作。它產(chǎn)生的主要原那末只需在傳輸線(xiàn)的末端端接就可以了，盡管分因是電路工作頻率太高以及布局布線(xiàn)不合理。布的負載降低了傳輸線(xiàn)的阻抗。如果傳輸線(xiàn)足夠減小EMI的途徑通常有:屏蔽、濾波、最小長(cháng)的話(huà)，也是一條條的傳輸線(xiàn)，它以主傳輸線(xiàn)為化電流環(huán)路和盡量降低器件的速度。屏蔽不在本源，同樣產(chǎn)生反射，情況就會(huì )變得很復雜。所以文討論范圍，以下討論其它幾種減小EMI的方應避免長(cháng)的樁線(xiàn)，可以改成如圖3.b所示的兩條法走線(xiàn)，并在兩條線(xiàn)的末端都做端接。4.1中國煤化工3串擾 及其消除HCNMHG不可避免的。環(huán)路相當于一個(gè)天線(xiàn)，最優(yōu)化環(huán)路引起的EMI問(wèn)I0Vol.30 No.5 2010.5船電技術(shù)|應用研究題,意味著(zhù)要減小環(huán)路的數量及環(huán)路的天線(xiàn)效應、(2)磁性元件。別產(chǎn)生人為的環(huán)路、盡量減小環(huán)路的面積。磁性元件是由鐵磁材料構成的，用于抑制高確保信號在任意兩點(diǎn)上只有唯- --條回路路頻噪聲，工作原理如圖5所示。磁性元件并不增徑，可以避免人為環(huán)路。盡可能地用電源地層,加線(xiàn)路的直流阻抗，這使得它非常適合用在電源這樣可以保證信號的自然路與信號的環(huán)路面積最線(xiàn).上作噪聲抑制器。常見(jiàn)的有磁珠、磁環(huán)、扁平小。在用電源地層時(shí)，應注意信號回路不被阻塞。磁夾子。4.2濾波....[.在電源線(xiàn)上經(jīng)常采用濾波的方法來(lái)減小EMI,有時(shí)也用在信號線(xiàn)上。信號線(xiàn)的濾波只被2|推薦為最后手段，當其它方法無(wú)法消除信號噪聲時(shí)。濾波通常有三種選擇:去藕電容、EMI濾波圖5磁性元件工作 原理器、磁性元件.去藕電容已在前面討論過(guò)了.EMI4.3器件的速度濾波器的種類(lèi)很多,應用在不同頻率范圍的都有。在給定的頻率范圍內,器件產(chǎn)生的能量越少,磁性元件則是用于高頻抑制的。輻射的噪聲就越小。高速器件跳變的時(shí)間更短，(1)EMI濾波器。EMI濾波器是商業(yè)性的器件,設計用于衰減意味著(zhù)在高頻范圍里有更多的能量,也就是產(chǎn)生高頻噪聲，主要用在電源線(xiàn)的濾波。EMI濾波器更多的噪聲。如果系統要求的速度很高，那么必須要用足是電容、電感的組合，選擇怎樣的組合取決于濾夠高速的器件，為此可能需要做出額外的努力以波器接入端的阻抗大小，通常有幾種組合:穿心滿(mǎn)足EMC,這也是合理的。但如果更低速的器件電容、L型濾波器、π型濾波器、T型濾波器，如可以滿(mǎn)足系統的要求，那就沒(méi)有必要用高速的器圖4所示。件。5結語(yǔ)=高速電路設計是一個(gè)非常復雜的設計過(guò)程，a)b)本文所闡述的方法就是專(zhuān)門(mén)針對解決這些高速電o示m不-0 om不mo路設計問(wèn)題的。此外，在進(jìn)行高速電路設計時(shí)有多個(gè)因素需要加以考慮,這些因素有時(shí)互相對立。如高速器件布局時(shí)位置靠近，雖可以減少延時(shí)，;)d但可能產(chǎn)生串擾和顯著(zhù)的熱效應。因此在設計中,需權衡各因素，做出全面的折衷考慮;既滿(mǎn)足設圖4 a)穿心電容b) L型濾波器計要求，又降低設計復雜度。高速PCB設計手段c) π型濾波器d) T型濾波器的采用構成了設計過(guò)程的可控性，只有可控的，●穿心電容，只是一個(gè)電容，適用于兩端都才是可靠的。為高阻抗的場(chǎng)合，但它不提供接入兩端之間的高參考文獻:頻隔離。* L型濾波器，適用于兩端阻抗相差較大的[1] 田廣錕.高速電路PCB設計與EMC技術(shù)分析.北京:電子工業(yè)出版社, 2008.場(chǎng)合，電感端接入到阻抗低的一端。* π型濾波器，與穿心電容一樣，適用于兩[2]曾峰，鞏海洪，曾波. PowerPCB高速電子電路|版社，2004.端都為高阻抗的場(chǎng)合，但它提供更高的衰減。[3] N中國煤化工電路板設計，北京:◆T型濾波器，適用于兩端都為低阻抗的場(chǎng)THCNMHG合41